[发明专利]普适性动态可重构数字波束形成方法及装置

说明书

本发明公开了一种普适性动态可重构数字波束形成方法及装置。通过配置M个输入通道，数据通过所述M个输入通道并行输入，将并行输入的M个通道数据分时合并成一路数据输出，采用N个并行的乘累加支路对所述一路数据进行多通道的分时流水乘累加运算，得到运算结果，将所述运算结果分时拆分成K个波束并行输出，其中，K为总波束数，每个乘累加支路分时合成的波束数A满足条件A＝K/N。本发明以可重构乘累加支路为基本单元构建运算架构，通过支路内分时、支路间并行的流水运算实现多通道多波束的数字波束形成，同时通过运算架构的动态重构以实现支持各种数据率，且通道数、波束数可动态配置的数字波束形成。

技术领域

本发明涉及数字波束形成方法及装置，尤其涉及一种普适性动态可重构数字波束形成方法及装置。

背景技术

数字波束形成(Digital Beam Forming，DBF)是在模拟波束形成原理的基础上引入数字信号处理方法后建立起来的一门雷达新技术。对于天线单元在空间位置不同带来的电磁波传播路程差而导致的通道间相位差，传统的模拟波束形成过程是在中频载波或射频载波上对各阵元信号进行移相和模拟合成，而数字波束形成是把阵列天线输出的信号进行AD采样数字化，再使用数字波束形成器进行复加权以补偿通道间相位差，实现信号同相叠加，从而实现某方向上的最大能量接收，获得超分辨率和低副瓣的性能。

由于相控阵雷达阵列天线输出的通道数较多，且数据率较高，因此大多采用FPGA实现数字波束形成。但各型雷达中阵列下行的数据率、通道数以及需合成的波束数各不相同，经常需要针对各型雷达重复开发各自的数字波束形成FPGA程序，非常耗费人力物力，也拉长了雷达研制周期，增加了研制难度。因此有必要基于动态可重构的思想，提出一种在各型雷达中具有普遍适用性的动态可重构数字波束形成方法，提高数字波束形成FPGA开发效率并使其适用于ASIC设计，避免在各型雷达中数字波束形成器的重复设计。

发明内容

本发明所要解决的技术问题是克服现有技术的缺陷，提供普适性动态可重构数字波束形成方法及装置。

为解决上述技术问题，本发明适用于FPGA和专用ASIC的动态可重构数字波束形成，，通过支路内分时、支路间并行的流水运算实现多通道多波束的数字波束形成，同时通过运算架构的动态重构以实现支持各种数据率，且通道数、波束数可动态配置的数字波束形成。

本发明的普适性动态可重构数字波束形成方法，包括以下步骤：

步骤一：配置M个输入通道，数据通过所述M个输入通道并行输入，将并行输入的M个通道数据分时合并成一路数据输出，其中M为自然数；

步骤二：采用N个并行的乘累加支路对所述一路数据进行多通道的分时流水乘累加运算，得到运算结果，其中N为自然数；

步骤三：将所述运算结果分时拆分成K个波束并行输出，其中，K为总波束数，每个乘累加支路分时合成的波束数A满足条件A＝K/N。

优选的，所述运算结果满足以下条件：

其中，Q(x,k)为输出结果，k＝0,1,…,K，K为输出总波束数，x＝0,1,…X，X为输入总距离门数，D(i,x)为第i个通道的第x个距离门的输入数据，w(i,k)为第i个通道的第k个波束的权值。

优选的，所述乘累加支路包括加权支路、累加支路以及权值RAM组，所述权值RAM组包括N个独立的RAM，每个RAM存放对应加权支路的权值。

优选的，每个所述加权支路包括一个乘法器，所述乘法器将每个通道数据和权值相乘，其中，M个通道数据串行流水乘权，每A个时钟周期输出一个通道数据，实现每个通道数据与A个波束权值的分时流水乘权，N支路并行实现K个波束的加权，所述K等于A*N。

优选的，所述合成的总波束数K满足KA*N时，动态关闭加权支路以降低电路功耗。