[发明专利]基于伪随机编码信号的收发组网雷达自主时间同步系统及方法

权利要求书

1.基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，包括：

雷达发射主机与雷达天线，用于产生与对目标探测区域发射雷达信号，并产生雷达发射系统所需要的采样时钟信号与脉冲重复频率信号；

雷达同步信号发射机，用于根据时钟信号与脉冲重复频率信号产生雷达同步信号并进行功率放大，其中雷达同步信号包括单脉冲信号、短码元m序列调制信号、长码元m序列调制信号；

同步信号发射天线，用于向雷达接收机辐射雷达同步信号；

同步信号接收天线，用于接收雷达同步信号；

雷达同步信号接收机，用于对雷达同步信号进行放大、功率检测、根据雷达接收主机与接收天线产生的采样时钟进行采样、存储并估计收发同步时刻，以估计出雷达发射信号的脉冲重复频率；

雷达接收主机与接收天线，用于对目标探测区域的雷达回波信号接收，并进行放大、采样与处理，及产生雷达同步信号接收机需要的采样时钟。

2.根据权利要求1所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述雷达同步信号发射机包括用于产生雷达同步信号的同步信号发生器和用于对雷达同步信号功率放大的功率放大器。

3.根据权利要求1所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述短码元m序列调制信号为包含31个码元的m序列调制信号；所述长码元m序列调制信号为包含127个码元的m序列调制信号。

4.根据权利要求1所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述雷达同步信号接收机包括：

限幅器，用于对雷达同步信号中单脉冲信号的直达波信号进行限幅；

射频前端，用于对限幅后的雷达同步信号去噪处理，并进行放大；

功分器，用于将雷达同步信号分成两路；

射频功率检波器，用于对功分器分成的一路雷达同步信号检测功率大小并据此触发FPGA芯片开始工作；

高速ADC，用于对根据雷达接收主机与接收天线产生的采样时钟对功分器分成的另一路雷达同步信号进行采样；

FPGA芯片，用于存储高速ADC采样的雷达同步信号，及分别对雷达同步信号中的短码元和长码元m序列调制信号进行时刻估计，估计出雷达发射信号的脉冲重复频率。

5.根据权利要求4所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述FPGA芯片包括：

逻辑判断与触发模块，用于判断单脉冲信号是否到达，并产生高电平信号，用于启动同步时刻粗略估计模块工作；

同步时刻粗略估计模块，用于对雷达同步信号中短码元m序列调制信号进行时刻估计；

同步时刻精细估计模块，用于对雷达同步信号中长码元m序列调制信号进行时刻同步，并估计出雷达发射信号的脉冲重复频率。

6.根据权利要求5所述的基于伪随机编码信号的收发组网雷达自主时间同步系统，其特征在于，所述同步时刻粗略估计模块包括：

第一缓存模块，用于缓存雷达同步信号中单脉冲信号的直达波信号；

第一信号预处理模块，用于去除单脉冲信号中直达波信号的直流分量；

阈值判断模块，用于根据设置的阈值判断单脉冲信号的直达波信号是否到来；

第一计时器，用于对单脉冲信号与短码元m序列调制信号之间的时间间隔进行计时；

第二缓存模块，用于缓存雷达同步信号中短码元m序列调制信号的直达波信号；

信号预处理与抽样模块，用于对短码元m序列调制信号的直达波信号进行去直流、滤波处理并采样；

并行脉冲压缩处理模块，用于对短码元m序列调制信号的直达波信号进行脉冲压缩处理得到脉冲压缩信号；

短码元求值模块，用于根据脉冲压缩信号，求取短码元m序列调制信号的直达波的脉冲响应函数的最大值；

第二计时器，用于对雷达同步信号中的短码元与长码元m序列调制信号之间的时间间隔进行计时，根据计时时间大小触发电平至同步时刻精细估计模块。