[发明专利]一种配置均衡时间的方法、芯片和通信系统

说明书

本申请提供一种配置均衡时间的方法，应用于使用PCIe或CCIX总线的处理器系统。该方法是先确定主芯片的工作PHY类型和从芯片的工作PHY类型，然后根据主芯片的工作PHY类型确定从芯片在均衡的第四阶段的均衡时间，以及根据从芯片的工作PHY类型确定主芯片在均衡的第三阶段的均衡时间。采用该方案，能够减少由于均衡时间不充足而导致的链路协商失败的情况。进一步地，本申请还提供了执行该方法的装置、通信系统以及在执行该方法中提及的芯片。

技术领域

本发明涉及芯片技术领域，尤其涉及一种配置均衡时间的方法、芯片和通信系统。

背景技术

按照外围组件快速互连(PCIe，Peripheral Component Interconnect Express)总线标准或加速器的高速互联内存一致性(CCIX，Cache Coherent Interconnect forAccelerators)总线标准的规定，系统上电后先进行链路协商，然后才建立高速链路进行业务数据的收发。参见附图1，它示出了一个应用PCIe总线的处理器系统，以主芯片与从芯片之间的链路为例，系统上电后，主芯片和从芯片先进行链路协商，协商完成后才建立高速链路进行业务数据的交互。

需要说明的是，链路协商包含链路均衡(简称为“均衡”)，链路均衡是通过均衡电路实现的，链路均衡的目的是为了补偿因为链路损耗而造成的该链路上传输的信号的劣化。参见附图4，它示出了均衡的四个阶段。当前，均衡的每一阶段都规定了固定的均衡时间，比如在第三阶段(Phase 2)，从芯片的均衡时间为24ms，主芯片的均衡时间为32ms。如果该主芯片(或从芯片)在规定的均衡时间内没有完成对应的均衡操作，则该主芯片(或从芯片)会退出均衡，从而导致位于该主芯片和该从芯片之间的链路协商失败。

发明内容

本申请提供一种配置均衡时间的方法，用于灵活地配置均衡时间，以在一定程度上降低因为均衡时间不够而导致链路协商失败的情况。进一步地，本申请还提供了执行该方法的装置和通信系统，以及在执行该方法中用到的一种芯片。

第一方面，本申请提供了一种配置均衡时间的方法。该方法包括下述步骤。

获取主芯片的端口号和从芯片的标识，通过查找通道类型表，确定位于所述主芯片的端口和所述从芯片之间的通道的类型。其中，所述确定的通道类型为长距LR或短距SR。

获取所述主芯片支持的物理层(PHY，Physical Layer)类型和所述从芯片支持的PHY类型，并判断所述主芯片支持的PHY类型和所述从芯片支持的PHY类型是否均包括所述确定的通道类型。其中，所述主芯片和所述从芯片支持的PHY类型均为长距(LR，LongReach)和短距(SR，Short Reach)、LR或SR三种的一种。

在所述主芯片支持的PHY类型和所述从芯片支持的PHY类型中均包括所述确定的通道类型时，确定所述主芯片以及所述从芯片的工作PHY类型，其中，所述主芯片以及所述从芯片的工作PHY类型均与所述确定的通道类型相同。

根据所述从芯片的工作PHY类型，配置所述主芯片在均衡的第三阶段的均衡时间。以及，根据所述主芯片的工作PHY类型，配置所述从芯片在所述均衡的第四阶段的均衡时间。