[发明专利]一种8b10b编码串行数据的时钟恢复方法有效

专利信息
申请号: 201810480835.X 申请日: 2018-05-18
公开(公告)号: CN108809618B 公开(公告)日: 2021-06-01
发明(设计)人: 徐军;颜云松;顾晓玲;赵彦丽;张倩;许剑冰;倪明;童和钦 申请(专利权)人: 国电南瑞科技股份有限公司;南瑞集团有限公司
主分类号: H04L7/00 分类号: H04L7/00;H04L7/033;H04J3/06
代理公司: 南京纵横知识产权代理有限公司 32224 代理人: 董建林;张赏
地址: 211106 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 b10b 编码 串行 数据 时钟 恢复 方法
【权利要求书】:

1.一种8b10b编码串行数据的时钟恢复方法,其特征在于,包括以下步骤:

1)Frame层的发送端将上层应用的数据以N字节为单位组帧发送,接收端进行帧判别、同步状态指示及数据提取;

所述Frame层的发送端将上层应用的数据以N字节为单位组帧发送,包括:

设状态位nSYNC_DATA,其0/1值分别表示当前发送帧同步字/正常数据,设计数器cnt_N,在0-N间循环,对基本帧的字节数据发送进行计数,当nSYNC_DATA状态为0时,发送帧同步字;当cnt_N为1-N时,nSYNC_DATA状态为1,发送有效数据;

所述接收端进行帧判别、同步状态指示及数据提取,包括:

帧判别:与发送端对应,设计数器cnt_N,在0-N间循环,每增1表示收到新接收、译码后的一个字节;设状态位FRM_OK,其值为1表示当前帧接收正确;当cnt_N为0时nSYNC_DATA为0,且cnt_N为1-N时,nSYNC_DATA如果为1,则FRM_OK置1;

同步状态指示:设计数器cnt_Byte,每字节周期增1;设命令位SYN_OK,其值为1表示当前帧接收同步正常,每次FRM_OK信号有效时,判断cnt_Byte值,如在(N-1)与(N+1)之间,置SYN_OK为1,否则置0;

数据提取:设8bit字节数组DATA_RECE[15:0],表示当前接收帧中有效数据;设状态位DATA_SYNC_OK,其值为1表示当前帧数据接收正确;DATA_SYNC_OK逻辑上等于FRM_OK与SYN_OK,DATA_SYNC_OK有效时,上层逻辑在一定时间窗口提取DATA_RECE[15:0]数据;

2)Byte层的发送端对8bit字节进行10bit编码,并插入帧同步字,接收端按10b8b规则解码10bit流为数据字节或帧同步字;

所述Byte层的发送端对8bit字节进行10bit编码,并插入帧同步字,包括:

Byte层的发送端在1字节时间窗口内,将8bit字节数据编码为10bit字节数据,以固定的10bit传输间隔,提供给发送端Bit层逻辑;

所述接收端按10b8b规则解码10bit流为数据字节或帧同步字,包括:

设CLK_1X为接收端硬件系统时钟,设CLK_3X为3倍采样时钟,设DATA_SYNC为同步后的采样数据,ENA_SYNC为其数据使能信号,Byte层的接收端分别以CLK_3X、ENA_SYNC、DATA_SYNC为时钟、使能、数据进行数据流采集,同时以10bit窗口对数据流进行10b8b解码,将结果记录到nSYNC_DATA,供Frame层逻辑进行判别;

3)Bit层的发送端等间隔发送10bit数据流,接收端进行时钟同步和数据采样;

所述Bit层的发送端等间隔发送10bit数据流,包括:

Bit层的发送端按照CLK_1X频率,对Byte层编码后的10bit数据流连续发送;

所述接收端进行时钟同步和数据采样的过程如下:

设cnt_ENA为0-2循环计数器,以CLK_3X为时钟源,当其值为1时,ENA_SYNC置为有效;以CLK_3X对接收数据RXD_IN进行采样,采样后信号记为DATA_SYNC,如检测到信号电平跳转,将cnt_ENA重新置零;

设LOST_SYNC为失步状态指示,其值为1表示接收信号丢失或异常,设cnt_BIT为固定电平计数器,以CLK_3X对接收数据进行采样,从新边沿跳转开始,cnt_BIT累加,当计数到K时,LOST_SYNC置为1。

2.根据权利要求1所述的一种8b10b编码串行数据的时钟恢复方法,其特征在于,所述步骤1)发送端发送的组帧的帧结构为:1字节控制码+N字节有效数据,数据流以此1+N字节为基本发送或接收单位;所述控制码又称帧同步字,为10bit非平衡编码。

3.根据权利要求2所述的一种8b10b编码串行数据的时钟恢复方法,其特征在于,所述N的取值根据需求进行设定。

4.根据权利要求1所述的一种8b10b编码串行数据的时钟恢复方法,其特征在于,在Bit层的接收端,设计数器cnt_LEVEL,在0-m间循环,m为变化数,其值表示当前1bit流数据电平以CLK_3X有效采样的点数,每当电平翻转,cnt_LEVEL归零,之前的值即为m;设sta_FAST、sta_EQUAL、sta_SLOW三个状态位分别表示当前时刻接收数据时钟与本地时钟相比的快慢关系,当m=3时,sta_EQUAL有效,即当接收数据时钟与本地时钟一致,当m=2、4时,sta_FAST、sta_SLOW分别有效;随着时间的推移,m值会在2-4间动态变化,从而从其变化规律推算出收发两侧时钟的误差方向及误差比率。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国电南瑞科技股份有限公司;南瑞集团有限公司,未经国电南瑞科技股份有限公司;南瑞集团有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810480835.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top