[发明专利]高基数子集代码乘法器架构

权利要求书

1.一种可编程逻辑器件，包括：

乘数编码，其包括一个或多个编码的乘数值；以及

乘法器，其被配置为基于所述乘数编码来执行乘法运算，其中，所述乘法器跳过针对所述编码的乘数值的子集的实现。

2.如权利要求1所述的可编程逻辑器件，其中，所述乘数编码中的最高编码的乘数值中的一个或多个包括所述编码的乘数值的子集。

3.如权利要求1或2中的任一项所述的可编程逻辑器件，其中，所述乘数编码是Booth基数8编码。

4.如权利要求3所述的可编程逻辑器件，其中，用于+4、-4或其组合的所述乘数编码包括所述编码的乘数值的子集。

5.如权利要求1、2或3中的任一项所述的可编程逻辑器件，其中，来自所述乘法器的结果小于针对用于所述乘法器的一个或多个输入的常量值。

6.如权利要求5所述的可编程逻辑器件，其中，所述结果与所述常量值之间的差被输出作为独立信号。

7.如权利要求6所述的可编程逻辑器件，其中，所述独立信号是用于所述乘法器的输入。

8.如权利要求1、2、3或5中的任一项所述的可编程逻辑器件，其中，所述乘法运算包括加法运算、移位运算或它们的组合。

9.如权利要求1、2、3、5或8中的任一项所述的可编程逻辑器件，其中，所述乘数编码是带符号的并且是关于0值对称的。

10.如权利要求1、2、3、5、8或9中的任一项所述的可编程逻辑器件，包括多个乘法器并且包括用于基于一组编码的乘数值来处理所述乘法运算的电路，其中，来自所述电路的结果选择性地复用到来自所述多个乘法器的一组结果的最终求和中。

11.一种方法，包括：

生成乘数编码，所述乘数编码包括一个或多个编码的乘数值；

生成可编程集成电路的乘法器，所述可编程集成电路的乘法器被配置为基于所述乘数编码来执行乘法运算，其中，所述乘法器跳过针对所述编码的乘数值的子集的实现；以及

对被乘数执行所述乘法运算。

12.如权利要求11所述的方法，其中，所述乘法器包括多个附加乘法器。

13.如权利要求12所述的方法，其中，一组加法器被配置为对来自所述多个附加乘法器的一组结果进行求和以将结果提供给所述乘法运算。

14.如权利要求13所述的方法，其中，除了来自所述一组结果中的结果中的一个之外，所述多个附加乘法器中的一个还输出独立信号，其中，所述独立信号被加和到所述乘法运算的结果中。

15.如权利要求14所述的方法，其中，所述独立信号包括一位。

16.如权利要求14所述的方法，包括附加加法器，其用于将所述独立信号加和到所述乘法运算的结果中。

17.一种包括机器可读指令的有形的、非暂时性的机器可读介质，所述机器可读指令当由一个或多个处理器执行时，使得所述处理器执行权利要求11或12中的任一项所述的方法。

18.一种方法，包括：

基于乘数编码来对一组乘数值进行解码；

经由乘法器电路来执行乘法运算，其中，所述乘法器电路基于所述一组乘数值来执行所述乘法运算，其中，所述乘法器跳过所述乘数值的子集的实现。

19.如权利要求18所述的方法，其中，最高乘数值中的一个或多个包括所述乘数值的子集。