[发明专利]基于Nand Flash存储器阵列的数据校验方法

权利要求书

1.一种基于Nand Flash存储器阵列的数据校验方法，其特征在于，包括以下步骤：

步骤1，Nand Flash存储器阵列的存储控制器接收到读取命令后，根据所述读取命令读取所述Nand Flash存储器阵列对应地址存储的BCH码字；

步骤2，所述存储控制器根据所述BCH码字计算得到2t个伴随式校正子，进而判断所述2t个伴随式校正子是否均为零；若所述2t个伴随式校正子均为零，则表示所述BCH码字中不存在错误值，执行步骤3；若所述2t个伴随式校正子中存在非零的伴随式校正子，则表示所述BCH码字中存在错误值，执行步骤4；其中，t表示纠错能力数；

步骤3，所述存储控制器输出所述BCH码字；

步骤4，所述存储控制器利用BM迭代算法求解错误多项式的系数，从而得到错误多项式；利用并行钱搜索电路求解所述错误多项式的根，根据所述错误多项式的根确定所述BCH码字中错误值的位置，进而根据所述错误值的位置定位错误值并进行纠错，得到纠错后的BCH码字，输出所述纠错后的BCH码字。

2.根据权利要求1所述的方法，其特征在于，步骤2中，所述存储控制器根据所述BCH码字计算得到2t个伴随式校正子，具体包括：

所述存储控制器根据所述BCH码字，利用预设公式：计算得到2t个伴随式校正子；

其中，i取1至2t之间的所有整数，w表示并行度，N表示BCH码字的位数，αⁱ表示伽罗华域GF(2¹³)上的第i个伽罗华域数，r_j*w+k表示BCH码字的第j*w+k位，j和k均为整数。

3.根据权利要求1所述的方法，其特征在于，步骤4中所述并行钱搜索电路包括t个子模块、t×(P-1)个第一乘法器以及P个加法器；所述t个子模块依次标记为子模块1、子模块2、……子模块t，其中每个子模块均包括一个第二乘法器、一个两输入选择器和一个锁存器，所述t个子模块和一加法器构成第P通道；每t个第一乘法器和一个加法器构成第一至第P-1通道中的一个通道；

其中，在所述第P通道中，所述t个子模块中的t个两输入选择器的一输入端依次为所述错误多项式的t个系数σ₁、σ₂、……σ_t；每个两输入选择器的输出端均与第二乘法器的一输入端相连，t个第二乘法器的另一输入端分别为t个伽罗华域数；t个第二乘法器的输出端均与第P通道中加法器的输入端连接，同时每个第二个乘法器的输出端均经过锁存器后连接至其所在子模块的两输入选择器的另一输入端；所述加法器还有一个加数为σ₀，σ₀表示错误多项式的常数项；

所述第一至第P-1通道中，每个通道的第m个第一乘法器的一输入端与子模块m中的两输入选择器的输出端相连，m依次取1、2、3、……t；所述t个第一乘法器的另一输入端分别为t个伽罗华域数；所述t个第一乘法器的输出端均与同一通道中加法器的输入端相连，所述加法器的输出端作为错误多项式在伽罗华域本元n次幂处的取值，其中n等于该通道内第一个第一乘法器输入端的伽罗华域数对应的幂次。

4.根据权利要求3所述的方法，其特征在于，步骤4中，所述存储控制器利用并行钱搜索电路求解所述错误多项式的根，具体包括：

所述存储控制器判断所述并行钱搜索电路的每个通道中的加法器的输出是否为零，将其中输出为零的通道对应的t个伽罗华域数确定为所述错误多项式的根。

5.根据权利要求1所述的方法，其特征在于，步骤4中，所述存储控制器根据所述错误多项式的根确定所述BCH码字中错误值的位置，进而根据所述错误值的位置定位错误值并进行纠错，得到纠错后的BCH码字，具体包括：

当所述错误多项式的根为(aⁱ)^β，所述存储控制器确定所述BCH码字中错误值的位置为所述BCH码字的第N-β位错误；其中，aⁱ表示伽罗华域本元，β为整数，N表示BCH码字的位数；

所述存储控制器对所述BCH码字的第N-β位进行翻转，翻转后的BCH码字即为纠错后的BCH码字。