[发明专利]一种用于流水线ADC校准的符号LMS算法及系统

说明书

本发明请求保护一种符号变步长LMS算法(SVSS‑LMS)及系统。通过判断输入瞬时误差的正偏离或负偏离，在每次步长迭代时，由一个正的固定常数值递增或者递减进行修改。其具有校准精度高，收敛速度快等优点，在传统的LMS算法的基础上，引入符号函数sign更新步长因子μ(n)，达到控制步长目的。步长因子μ(n)的大小可根据误差收敛的速度快慢进行动态调整。从而更快的通过误差进行更新权值，更新后的权值反馈到自适应滤波器中，提高流水线ADC输出的精度，使待校准的流水线的输出逐渐逼近低速但高精度ADC的输出。

技术领域

本发明属于数字信号处理及数字集成电路设计。特别是涉及到数字信号处理中的算法研究及FPGA硬件结构设计。

背景技术

模数转换器(ADC)是数字信号处理系统的最前端，其性能直接影响整个系统的性能。随着数字信号处理能力的不断提高，对于作为模拟系统和数字系统之间桥梁的ADC器件的数字输出性能指标的要求会越来越高。

随着集成电路工艺技术的进步，ADC器件的性能有了大幅的提高。在现有的纳米级集成电路制造工艺的条件下，由于工艺设备在精密控制方面的原因，CMOS器件尺寸存在着的失配等工艺误差问题始终无法完全克服，使得ADC器件的输出性能指标在某些条件下还无法完全满足实际应用的需求，需要对其输出信号进行校准。要继续提高ADC的性能可以通过以下方面来实现：继续加强对器件制造的半导体工艺技术的研究，从工艺技术方面来降低输出误差。其次，是采用后台的校正算法来对ADC的输出信号进行校准，较小输出误差，以满足实际需求。一个设计良好的校正电路可以有效的校正和补偿ADC误差等。而数字域的校准技术成为ADC的研究热点，在一定程度上代表了ADC的发展方向。

数字后台校准技术在流水线ADC上应用广泛。而LMS自适应校准算法能够实现数字后端校准的同时不需要提前测量任何数字输出，比其他校准技术受到青睐，这种方法拥有算法简单，运算效率高等优点，被应用到流水线ADC的数字校准中。传统用于流水线ADC校准的LMS(最小均方算法)算法采用固定步长更新抽头权系数，不能减小其收敛速度和失调精度上的矛盾。部分变步长算法仅仅只在收敛速度上略有提高，但失调精度也会增加，但达不到收敛速度和失调精度的兼顾。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种提高收敛速度、提高校准精度的用于流水线ADC校准的符号LMS算法及系统。本发明的技术方案如下：

一种用于流水线ADC校准的符号LMS算法，其包括以下步骤：

模拟信号一路输入到待校准的ADC模数转换器，ADC模数转换器将信号模数转换后输出到自适应滤波器进行滤波，得到初始输出信号；

又将模拟信号另一路输入到低速但高精度的ADC进行降频得到期望信号，该期望信号经过减法器得到误差信号，并将误差反馈到前述自适应滤波器，引入符号函数sign更新步长因子μ(n)，更新后的步长μ(n)以及期望信号，通过运算迭代得到更新的抽头系数，使待校准ADC的输出逐渐逼近高精度ADC的输出。

进一步的，所述引入符号函数sign更新步长因子μ(n)，更新后的步长μ(n)以及期望信号，通过运算迭代得到更新的抽头系数，具体包括：在下一个抽头系数w(n+1)的更新增加步长因子μ(n)，对以一时刻的步长更新增加了多项式μ(n)＝αμ(n-1)+γsign(e(n-1))，e(n-1)为上一时刻的参考信号和输出信号的误差量，μ(n)的更新符号函数Sign来进行迭代。