[发明专利]一种采用动态阈值技术的时间数字转换器

说明书

本发明涉及一种采用动态阈值技术的时间数字转换器，适用于近阈值电源电压环境下，包括游尺延迟线TDC电路和编码器电路，其中游尺延迟线TDC电路判别START和STOP信号的时间差，并以二进制的形式输出相应的结果。由于采用较低的电源电压，晶体管的过驱动电压不足，电路工作的电流会减小，因此游尺延迟线TDC的工作时间将大幅度的延长。本发明采用动态阈值技术，将晶体管的衬底与栅端相连，这样衬底的电位会随着栅电压的变化而变化，晶体管的阈值电压会大幅度降低，源漏电流也会增加，也能最大程度地避免泄露电流的产生，提高了电路的速度和可靠性。

技术领域

本发明涉及一种时间数字转换器，尤其是一种采用动态阈值技术的时间数字转换器，属于数控技术领域。

背景技术

TDC在集成电路中有着广泛的应用，主要用作全数字锁相环的鉴相器，其输出的数字信号直接反映了输入的两个时钟信号上升沿的时间差，并直接驱动数字控制振荡器使其频率发生改变。此外，TDC在高能物理、激光测距、医学成像等领域都有广泛的应用。随着现代通信技术的高速发展，WI-FI、蓝牙、GPS等现代通信手段已经融入到人们的日常生活中，现代通讯技术的发展也推动了便携式设备的普及和应用。而便携式现代通信设备的电源主要是由电池供电的，怎样降低功耗来延长电池的续航时间已经成为业界研究的热点问题。

作为现代无线通信系统的主要耗能模块，低功耗的全数字锁相环的实现是整个无线系统实现低功耗的关键。而时间数字转换器作为全数字锁相环的主要耗能模块之一，因此实现低功耗的时间数字转换器具有重要的意义。

通过降低电源电压可以直接有效的减小系统的功耗，因此在近阈值电源电压的条件下，怎样实现时间数字转换器的功能已经成为新的研究热点。当电源电压大幅度降低时，系统的功耗也会大幅度降低，但是晶体管的阈值电压并没有改变，导致了MOS管的过驱动电压不足，因此使得晶体管栅极的电流和电路的充放电速度减小，信号上升沿和下降沿的时间被拉长，电路的工作速度就降低了。目前在低电压下能正常工作的时间数字转换器有游尺延迟线、随机时间数字转换器等结构。传统的游尺延迟线时间数字转换器虽然可以在低电压下正常的工作，但相对于正常的电源电压来说其延迟缓冲器的延迟会大幅度增加，为了获得高分辨率，延迟链的级数会变得很多，电路的工作速度就会大幅度降低。

另一种低电压下可行的结构是随机时间数字转换器，其结构非常的简单，只由一定数量的完全相同的比较器构成。该结构可以达到很高的分辨率，但是需要大量的比较器，其功耗会随着比较器数量的增加而增加。此外，该结构的测量范围很小也是它的另一个缺点。

发明内容

本发明的目的在于：针对现有技术存在的缺陷，提出一种采用动态阈值技术的时间数字转换器，能够鉴别两个输入的时钟信号的上升沿的时间差并转化二进制的数字形式输出，在近阈值电源电压下，采用动态阈值技术，获得较快的工作速度和较小的功耗。

为实现上述目的，本发明的技术方案为：一种采用动态阈值技术的时间数字转换器，包括用于判别START和STOP的时间差，并以二进制的形式输出相应结果的游尺延迟线TDC电路和编码器电路，且具有两个输入信号START和STOP接入游尺延迟线TDC电路的输入端；所述游尺延迟线TDC线路由延迟线1电路、延迟线2电路及比较器电路三个部分构成，所述延迟线1电路由32个延迟时间为Δt1且采用动态阈值技术的延迟缓冲器构成，延迟线2电路由32个延迟时间为Δt2且采用动态阈值技术的延迟缓冲器构成，比较器电路由32个基于SR锁存器的采用动态阈值技术的差分比较器构成。

本发明适用于近阈值电源电压环境下，由于采用较低的电源电压，晶体管的过驱动电压不足，电路工作的电流会大幅度的减小，因此游尺延迟线TDC电路的工作时间将大幅度的延长。本发明采用动态阈值技术，将晶体管的衬底与栅端相连，这样衬底的电位随着栅电压的变化而变化，晶体管的过驱动电压会大幅度增加，同时其阈值电压会大幅度降低，源漏电流也会增加，也能最大程度地避免泄露电流的产生，提高了电路的速度和可靠性。。