[发明专利]一种基于FPGA+DSP架构的相机图像采集与处理的方法及系统

权利要求书

1.一种基于FPGA+DSP架构的相机图像采集与处理的方法，其特征在于，包括以下步骤：

FPGA采集Cameralink接口相机输出的原始图像数据；

所述FPGA将所述原始图像数据进行缓存；

所述FPGA将缓存的所述原始图像数据传送至DSP；

所述DSP对所述原始图像数据进行处理，得到目标图像。

2.根据权利要求1所述的方法，其特征在于，所述DSP对所述原始图像数据进行处理，得到目标图像之后，还包括以下步骤：

所述DSP通过CPU0建立嵌入式WEB服务器；

PC机通过浏览器查看所述原始图像以及所述目标图像。

3.根据权利要求2所述的方法，其特征在于，所述FPGA将缓存的所述原始图像数据传送至DSP，包括以下步骤：

当所述FPGA缓存完一帧完整图像数据时，将所述一帧完整图像数据传送至DSP；

所述FPGA向所述DSP发送中断信号；

所述DSP对所述原始图像数据进行处理，得到目标图像，包括以下步骤：

所述DSP接收所述中断信号；

所述DSP对所述一帧完整图像数据进行处理，得到目标图像。

4.根据权利要求3所述的方法，其特征在于，所述DSP对所述一帧完整图像数据进行处理，得到目标图像，包括以下步骤：

所述DSP将所述中断信号发送至CPU1；

所述DSP控制所述CPU1对所述一帧完整图像数据进行边沿检测算法处理，得到第一处理图像；

所述DSP控制所述CPU1将所述一帧完整图像与所述第一处理图像进行合并，得到第二处理图像；

所述DSP控制所述CPU1通过JPEG压缩算法将所述第二处理图像压缩为JPEG格式，得到目标图像。

5.根据权利要求4所述的方法，其特征在于，所述DSP控制所述CPU1通过JPEG压缩算法将所述第二处理图像压缩为JPEG格式，得到目标图像之后，以及所述DSP通过CPU0建立嵌入式WEB服务器之前，还包括以下步骤：

所述DSP控制所述CPU1将所述目标图像数据拷贝至CPU1与CPU0的共享内存中；

所述DSP控制所述CPU1向所述CPU0发送中断信号。

6.一种基于FPGA+DSP架构的相机图像采集与处理的系统，其特征在于，包括FPGA、DSP：

其中，所述FPGA包括：

采集单元，用于采集Cameralink接口相机输出的原始图像数据；

缓存单元，用于将所述原始图像数据进行缓存；

传送单元，用于将缓存的所述原始图像数据传送至DSP；

其中，所述DSP包括：

图像处理单元，用于对所述原始图像数据进行处理，得到目标图像。

7.根据权利要求6所述的系统，其特征在于，还包括PC机：

所述DSP还包括：服务器建立单元，用于在所述图像处理单元对所述原始图像数据进行处理，得到目标图像之后，通过CPU0建立嵌入式WEB服务器；

其中，所述PC机包括：

图像查看单元，用于通过浏览器查看所述原始图像以及所述目标图像。

8.根据权利要求7所述的系统，其特征在于，所述传送单元包括：

传送子单元，用于当所述FPGA缓存完一帧完整图像数据时，将所述一帧完整图像数据传送至DSP；

发送子单元，用于向所述DSP发送中断信号；

所述图像处理单元包括：

接收子单元，用于接收所述发送子单元发送的所述中断信号；

图像处理子单元，用于对所述传送子单元传送的所述一帧完整图像数据进行处理，得到目标图像。