[发明专利]比特流测频装置及方法

说明书

本发明公开一种比特流测频装置及方法，定时器中断触发单元产生定时中断并获取待测信号在某一时刻的电平值，每次中断执行时通过电平值读取单元主动去读取外部频率信号输入引脚的电平值并存入比特流缓冲区；当比特流缓冲区采集满后，停止定时器中断，开始对比特流进行数据分析，识别其中的所有上升沿和下降沿，并记录第一个和最后一个沿变化的坐标，计算信号半周期个数；通过中断触发次数计算模块计算每个信号半周期平均占用的中断触发次数，通过中断执行时间计算模块计算定时器中断执行一次的时间，通过待测信号频率计算模块计算待测信号的频率。本发明实际测频上限可扩展至理论上限3倍，精度在千分级别，适用在CPU中进行信号测频的场景。

技术领域

本发明涉及信号测量技术领域，具体涉及一种比特流测频装置及方法。

背景技术

比特流原理是二进制的数码信号进入一个有参考电压的模组中，输入信号比参考电压高输出就是1，反之则为0；第二个信号再与第一个信号比较，更高的就输出1，较低输出0，以此类推。因为它只比较信号间的大小，所以样本要增加，需要更高的取样频率。只有一个比特的信号会进入一个叫开关电容(Switched Capacitor)的DAC中，还原成类比信号。

目前信号频率测量领域主要有等精度测频、中断触发测频(也称边沿捕获)技术。现有的测频如果需要超高精度(百万级)，则需要CPU与FPGA配合处理，但如果为了节省系统成本，或者节省结构空间，由于FPGA的成本较高，只能有一个CPU，而有时候CPU中运行的是非实时系统(如Android系统)，现有技术假如理论可测150KHz的信号，但由于非实时系统的影响，便只能测频率较低的信号(50KHz以内)。

发明内容

本发明的目的在于提供一种比特流测频装置及方法，可以有效地解决背景技术述及的问题，不仅能够达到理论值，而且实际测频上限可扩展至理论上限的3倍，且精度在千分级别，适用于需要在CPU中进行信号测频的场景。

为实现上述目的，本发明的技术方案为：一种比特流测频装置，所述测频装置包括：

定时器中断触发单元，所述定时器中断触发单元用于产生定时中断并获取待测信号在某一时刻的电平值；

电平值读取单元，所述电平值读取单元与所述定时器中断触发单元建立连接关系，电平值读取单元用于在定时器中断触发单元每次中断执行的时候主动读取外部频率信号输入引脚的电平值，并存入比特流缓冲区；

比特流数据分析单元，所述比特流数据分析单元与所述电平值读取单元建立连接关系，比特流数据分析单元包括中断触发次数计算模块、中断执行时间计算模块和待测信号频率计算模块，所述中断触发次数计算模块用于计算每个信号半周期平均占用的中断触发次数，所述中断执行时间计算模块用于计算定时器中断执行一次的时间，所述待测信号频率计算模块用于计算待测信号的频率。

如上所述的比特流测频装置，所述测频装置还包括信号频率处理单元，所述信号频率处理单元与所述比特流数据分析单元建立连接关系，信号频率处理单元用于对连续测量若干次的测频信号进行处理，信号频率处理单元处理的方式被配置为去掉0值，然后求剩余数值的平均值。

如上所述的比特流测频装置，所述测频装置还包括工作模式设置单元，所述工作模式设置单元用于对测频装置的工作模式进行设置，测频装置的工作模式被配置为正常模式和测低频模式。

如上所述的比特流测频装置，所述测频装置还包括采集间隔扩大单元，所述采集间隔扩大单元用于当测频装置处于测低频模式时对待测信号的采集间隔时间进行扩大。

本发明还提供一种比特流测频方法，所述测频方法采用上述的测频装置，所述测频方法中：

通过定时器中断触发单元产生定时中断并获取待测信号在某一时刻的电平值，每次中断执行时通过电平值读取单元主动去读取外部频率信号输入引脚的电平值并存入比特流缓冲区；