[发明专利]失调电压自适应数字校准型灵敏放大器

权利要求书

1.一种失调电压自适应数字校准型灵敏放大器，其特征在于，包括：相互连接的灵敏放大器主体部分、校准锁存电路，以及参考电压生成电路；

其中，所述校准锁存电路包括：十个PMOS晶体管、四个NMOS晶体管、一个或门以及八个反相器；十个PMOS晶体管依次记为P9～P18，四个NMOS晶体管依次记为N6～N9，八个反相器依次记为I1～I8，或门记为OR；其中：

PMOS晶体管P9源极与VDD连接；PMOS晶体管P10栅极与输出节点OUT连接；PMOS晶体管P10源极与PMOS晶体管P9漏极连接；

PMOS晶体管P11栅极与校准信号CK连接；PMOS晶体管P11源极与PMOS晶体管P10漏极连接；PMOS晶体管P11漏极与反相器I1输出连接，反相器I1输出记为节点A；反相器I1输出与反相器I2输入连接；反相器I2输出与反相器I1输入连接，反相器I1输入记为节点AB；

NMOS晶体管N6栅极与重置信号RSET连接；NMOS晶体管N6漏极与PMOS晶体管P11漏极连接；NMOS晶体管N6源极与GND连接；

PMOS晶体管P12源极与VDD连接；PMOS晶体管P13栅极与输出节点OUTB连接；PMOS晶体管P13源极与PMOS晶体管P12漏极连接；

PMOS晶体管P14栅极与校准信号CK连接；PMOS晶体管P14源极与PMOS晶体管P13漏极连接；PMOS晶体管P14漏极与反相器I3输入连接，反相器I3输入记为节点B；反相器I3输出与反相器I4输入连接，反相器I4输入记为节点BB；反相器I4输出与反相器I3输入连接；

NMOS晶体管N7栅极与重置信号RSET连接；NMOS晶体管N7漏极与PMOS晶体管P14漏极连接；NMOS晶体管N7源极与GND连接；

PMOS晶体管P15源极与VDD连接；PMOS晶体管P15栅极与节点AB连接；PMOS晶体管P15漏极与PMOS晶体管P16源极连接；PMOS晶体管P16栅极和或门OR输出连接；PMOS晶体管P16漏极与反相器I5输出连接，反相器I5输出记为节点C；反相器I5输出与反相器I6输入连接；反相器I6输出与反相器I5输入连接反相器I5输入记为节点CB；节点C和或门OR输入连接；

NMOS晶体管N8栅极与重置信号RSET连接；NMOS晶体管N8漏极与PMOS晶体管P16漏极连接；NMOS晶体管N8源极与GND连接；

PMOS晶体管P17源极与VDD连接；PMOS晶体管P17栅极与节点BB连接；PMOS晶体管P17漏极与PMOS晶体管P18源极连接；PMOS晶体管P18栅极和或门OR输出连接；PMOS晶体管P18漏极与反相器I7输入连接，反相器I7输入记为节点D；反相器I7输入与反相器I8输出连接；反相器I7输出与反相器I8输入连接，反相器I8输入记为DB；节点D和或门OR输入连接；NMOS晶体管N9栅极与重置信号RSET连接；NMOS晶体管N9漏极与PMOS晶体管P18漏极连接；NMOS晶体管N9源极与GND连接；

所述灵敏放大器主体部分实现信号的放大，其包括：五个NMOS晶体管和八个PMOS晶体管，五个NMOS晶体管依次记为N1～N5，八个PMOS晶体管依次记为P1～P8；其中NMOS晶体管N1和PMOS晶体管P5构成一个反相器，NMOS晶体管N2和PMOS晶体管P6构成另一个反相器，这两个反相器形成交叉耦合结构；交叉耦合结构之间由两个NMOS和两个PMOS晶体管形成的传输门隔断；同时，还通过PMOS晶体管P1、PMOS晶体管P2对应的将灵敏放大器与BL、BLB隔离，通过PMOS晶体管P3与PMOS晶体管P4将灵敏放大器与VDD隔离开，通过NMOS晶体管N3将灵敏放大器与GND隔离开；其中：

位线BL与PMOS晶体管P1的漏极连接；位线BLB与PMOS晶体管P2的漏极连接；使能信号SAE与PMOS晶体管P1的栅极以及PMOS晶体管P2的栅极连接；PMOS晶体管P1的源极与PMOS晶体管P5的漏极以及NMOS晶体管N1的漏极连接；PMOS晶体管P2的源极与PMOS晶体管P6的漏极以及NMOS晶体管N2的漏极连接；

预充信号PRE与PMOS晶体管P3的栅极以及PMOS晶体管P4的栅极连接；PMOS晶体管P3的漏极与PMOS晶体管P5的漏极以及NMOS晶体管N1的漏极连接；PMOS晶体管P4的漏极与PMOS晶体管P6的漏极以及NMOS晶体管N2的漏极连接；NMOS晶体管N3的漏极与NMOS晶体管N1的源极以及NMOS晶体管N2的源极连接；使能信号SAE与晶体管N3的栅极连接；

传输门中NMOS晶体管N5的漏极与PMOS晶体管P6的栅极以及NMOS晶体管N2的栅极连接；传输门中PMOS晶体管P7的漏极和PMOS晶体管P6的栅极以及NMOS晶体管N2的栅极连接；传输门中NMOS晶体管N5的源极与PMOS晶体管P5的漏极以及NMOS晶体管N1的漏极连接；传输门中PMOS晶体管P7的源极与PMOS晶体管P5的漏极以及NMOS晶体管N1的漏极连接；传输门中NMOS晶体管N4的漏极与PMOS晶体管P5的栅极以及NMOS晶体管N1的栅极连接；传输门中PMOS晶体管P8的漏极和PMOS晶体管P5的栅极以及NMOS晶体管N1的栅极连接；传输门中NMOS晶体管N4的源极与PMOS晶体管P6的漏极以及NMOS晶体管N2的漏极连接；传输门中PMOS晶体管P8的源极与PMOS晶体管P6的漏极以及NMOS晶体管N2的漏极连接；

VDD与PMOS晶体管P3、P4、P5及P6的源极连接；GND与NMOS晶体管N3的源极和PMOS晶体管P7、P8的栅极连接；

所述NMOS晶体管N5的漏极与节点Q连接，NMOS晶体管N5的源极与输出节点OUT连接，NMOS晶体管N5的栅极与其控制电压信号VF连接；NMOS晶体管N4的漏极与节点QB连接，NMOS晶体管N4的源极与输出节点OUTB连接，NMOS晶体管N4的栅极与其控制电压信号VS连接。

2.根据权利要求1所述的一种失调电压自适应数字校准型灵敏放大器，其特征在于，所述参考电压生成电路包括：一个NMOS晶体管、三个电阻和一个与非门和六个PMOS晶体管；一个NMOS晶体管记为N10，六个PMOS晶体管依次记为P19～P24，三个电阻记为R1～3，一个与非门记为NAND；其中：

PMOS晶体管P19和P20的源极与VDD连接；PMOS晶体管P19栅极与节点C连接；

MOS晶体管P20栅极与节点D连接；PMOS晶体管P22栅极与节点CB连接；PMOS晶体管P24栅极与节点DB连接；PMOS晶体管P19漏极与PMOS晶体管P22源极以及控制电压信号VF连接；PMOS晶体管P20漏极与PMOS晶体管P24源极以及控制电压信号VS连接；PMOS晶体管P22漏极和PMOS晶体管P24漏极与PMOS晶体管P21源极和PMOS晶体管P23源极连接；

节点A和节点B与与非门NAND输入连接；与非门NAND输出与PMOS晶体管P21栅极和反相器I9输入连接；反相器I9输出与PMOS晶体管P23栅极连接；电阻R3上端与VDD连接；电阻R3下端与PMOS晶体管P21漏极和电阻R2上端连接；电阻R2下端与PMOS晶体管P23漏极和电阻R1上端连接；电阻R1下端与NMOS晶体管N10漏极连接，NMOS晶体管N10源极与GND连接；NMOS晶体管N10栅极与信号SAE连接。