[发明专利]一种基于数模混合信号的TIADC系统校准方法

说明书

本发明公开了一种基于数模混合信号的TIADC系统校准方法，包括：对通道间失调和增益失配进行校准，包括：对于失调和增益失配分别得到待校准通道输出和参考通道输出；采用LMS迭代算法分别收敛得到对于失调误差系数和增益失配系数的估算，及分别减去获得待校准通道的输出；对采样时刻失配进行校准，包括：先校准与参考通道相差相位的通道，计算出该通道时间误差，以计算出的互相关函数差值的平均值作为时间误差估计值，提取输入信号在电压域完成校准；利用改进的LMS迭代式，得出其余通道的采样时刻失配误差，及计算以进行补偿完成校准。本发明有效提高了TIADC的SNR、SFDR等系统动态指标，同时具备较低的计算复杂度和硬件开销，易于集成。

技术领域

本发明涉及一种基于数模混合信号的TIADC系统校准方法，属于高速模数转换器的技术领域。

背景技术

随着集成电路产业的快速发展，数字信号处理技术因其高速、高精度、低成本、抗干扰等优点而被广泛运用于通信、医疗、消费电子等各个领域。然而，现实世界中的声音、图像、光、电、温度、压强等绝大多数物理量都是模拟信号，必须通过ADC(模数转换器)这一衔接模拟世界和数字世界的重要桥梁，才能运用于数字信号处理。当今，无线通信、雷达、测量以及图像处理等领域对高速、高精度、低功耗ADC的需求日益增加。因此，高性能ADC的研究与开发对整个信息产业的发展具有非常重要意义。

对于高速数字信号应用来说，由于每种半导体所能提供的带宽总是有限的，所以相应的ADC的转换速率也是有限的，单片单工艺的ADC越来越难以满足高速系统的要求。实现更高采样率的高精度ADC的一种行之有效的方法是采用多通道时间交织(Time-Interleaved)结构，即使用M片ADC芯片通过并行交替采样方式来实现更高的采样率。系统采样率相对于单片ADC提升了M倍。然而，由于信号延迟以及制造工艺等原因，各通道间总存在一些非理想因素如偏置失配、增益失配以及采样时间失配等，这三种失配会引起采样信号的幅度和相位调制，在频谱上表现为在相应频点上产生杂散，出现失真信号。导致ADC系统性能下降，因此需要采取措施抑制或者消除这类失配。

在高速高精度采集系统中，虽然使用多通道时间交织ADC(TIADC)能够实现在同等精度下采样速度成倍提高，但其自身也存在固有缺点，通道之间存在的失配误差严重制约着多通道时间交织ADC的转换精度，降低整个采样系统的信噪比(SNR)和无杂散动态范围(SFDR)。时间交织并行采样系统主要存在三种失配：失调失配(offsetmismatch)、增益失配(gainmismatch)、采样时刻失配(time-skewmismatch)。这三种失配会引起采样信号的幅度和相位调制，在频谱上表现为在相应频点上产生杂散，出现失真信号。

目前对于失配的主流校准方法主要分为模拟信号校准和全数字校准方法，模拟校准方法多采用在模拟域设计校准电路(比如可变延迟线)，但额外增加的模拟电路易受环境、温度及电压变化影响。全数字校准虽然抗工艺、电压和温度能力强，但采用补偿FIR滤波器组一方面计算复杂度上升，增加了硬件开销；另一方面也限制了输入信号带宽。

发明内容

本发明所要解决的技术问题在于克服现有技术的不足，提供一种基于数模混合信号的TIADC系统校准方法，克服TIADC系统中各类误差所造成的影响，从较低计算复杂度和低硬件开销角度，采用以数字校准为主的数模混合技术，在获得良好的抗PVT能力同时，取消了全数字域校准对复杂FIR滤波器组的需求，对TIADC系统内各类误差进行估计和校准。

本发明具体采用以下技术方案解决上述技术问题：

一种基于数模混合信号的TIADC系统校准方法，包括以下步骤：

对通道间失调和增益失配进行校准，包括：对于失调失配，根据待校准子通道ADC输出进行累加平均运算，及对于增益失配对待校准子通道ADC输出进行求绝对值再进行累加平均运算，并分别提取两者的统计特性，及分别得到失调失配和增益失配在待校准的第i个通道输出V_i和参考通道输出V₁；