[发明专利]一种单光子通信信号提取装置及方法

权利要求书

1.一种单光子通信信号提取装置，其特征在于：包括单光子探测器、信号展宽模块、信号解调模块和信号去尾模块，所述单光子探测器、信号展宽模块、信号解调模块和信号去尾模块依次相连；所述信号展宽模块包括D触发器U1、计数器U2、二输入与门F1、非门F2和阈值判断模块A，所述D触发器U1的输出端Q与计数器U2的使能端en和复位端rst相连，计数器U2的输出端Q10、Q9...Q1与阈值判断模块A的输入端相连，阈值判断模块A的输出端、系统复位信号Rst分别与二输入与门F1的输入端相连，二输入与门F1的输出端与非门F2的输入端相连，非门F2的输出端与D触发器U1的复位端rst相连，系统时钟信号Clk与计数器U2的时钟端clk相连，D触发器U1的输出端Q为信号展宽模块输出端，输出展宽信号Extend；所述信号解调模块包括D触发器U3、计数器U4、二输入与门F3、非门F4以及阈值判断模块B，系统时钟信号Clk与计数器U4的时钟端clk相连，计数器U4的输出端Q₁₀、Q₉..Q₁与阈值判断模块B的输入端相连，阈值判断模块B的输出端、系统复位信号Rst分别与二输入与门F3的输入端相连，二输入与门F3的输出端与非门F4的输入端相连，非门F4的输出端与D触发器U3的复位端rst相连，D触发器U3的输出端Q为信号解调模块输出端，输出拖尾解调信号tuowei_jietiao；所述信号去尾模块包括移位寄存器U5和二输入与门F5；移位寄存器U5的输入端In与二输入与门F5其中一个输入端相连，移位寄存器U5的输出端out与二输入与门F5另一个输入端相连，二输入与门F5的输出端为信号去尾模块输出端，输出去尾解调信号quwei_jietiao。

2.根据权利要求1所述的一种单光子通信信号提取装置，其特征在于：所述单光子探测器的信号输出端与信号展宽模块的D触发器U1的时钟端clk相连，所述信号展宽模块的D触发器U1的输入端data接高电平“1”。

3.根据权利要求1或2所述的一种单光子通信信号提取装置，其特征在于：所述信号展宽模块输出端与信号解调模块的D触发器U3的时钟端clk相连，所述的信号展宽模块输出端与信号解调模块的计数器U4的复位端rst相连；所述信号解调模块的D触发器U3的输入端data接高电平“1”，信号解调模块的计数器U4的使能端en接高电平“1”。

4.根据权利要求1所述的一种单光子通信信号提取装置，其特征在于：所述信号解调模块输出端与信号去尾模块的移位寄存器U5的输入端In相连。

5.一种单光子通信信号提取方法，其特征在于：包括以下步骤：

S1：单光子探测器在接收到通信光子后，输出单光子脉冲信号Rxd；

S2：信号展宽模块将单光子脉冲信号Rxd的脉冲宽度进行展宽；

S21：将单光子脉冲信号Rxd输入至D触发器U1的时钟端clk，D触发器U1的输入端data接高电平“1”，阈值判断模块A设定的阈值为n；

S22：当单光子脉冲信号Rxd上升沿到来时，D触发器U1输出高电平“1”，使计数器U2清零，计数器U2开始对系统时钟信号Clk进行计数，并把计数值输出到阈值判断模块A；

S23：当下一个单光子脉冲信号Rxd上升沿到来时，计数器U2输出的计数值若小于阈值判断模块A的预设阈值n，计数值U2清零并重新开始计数，D触发器U1的输出端Q一直维持高电平状态，若计数器U2输出的计数值等于阈值判断模块A的预设阈值n时，阈值判断模块A输出高电平“1”，使得二输入与门F1输出高电平“1”，经非门F2后，输出低电平“0”，使得D触发器U1清零，D触发器U1的输出端Q输出低电平“0”，计数器U1停止计数，待下一个单光子脉冲信号Rxd上升沿到来，计数器U1清零并重新开始计数；

S24：D触发器U1的输出端Q输出的信号为展宽信号Extend，展宽信号Extend的宽度等于n倍的系统时钟信号Clk的周期；

S3：信号解调模块对展宽信号Extend进行解调；

S31：将展宽信号Extend接到D触发器U3的时钟端clk，展宽信号Extend接到计数器U4的复位端rst，D触发器U3的输入端data接高电平“1”，计数器U4的使能端en接高电平“1”，阈值判断模块B设定的阈值为m；

S32：当展宽信号Extend的上升沿到达时，D触发器U3输出高电平“1”，展宽信号Extend的高电平使得计数器U4清零，计数器U4开始对系统时钟信号Clk进行计数，并把计数值输出到阈值判断模块B；

S33：当下一个展宽信号Extend的上升沿到来时，计数器U4输出的计数值若小于阈值判断模块B的预设阈值m，计数器U4清零并重新开始计数，D触发器U3的输出端Q一直维持高电平状态，若计数器U4的输出计数值大于或等于阈值判断模块B设定的阈值时，阈值判断模块B输出高电平“1”，使得二输入与门F3输出高电平“1”，经非门F4后，输出低电平“0”，使得D触发器U3清零，D触发器U3的输出端Q输出低电平“0”；

S34：D触发器U3的输出端Q输出的信号作为拖尾解调信号tuowei_jietiao，若两个展宽信号Extend之间的时间间隔T₁大于或等于m*T_Clk，T_Clk为系统时钟信号Clk的周期，则判断拖尾解调信号tuowei_jietiao为低电平“0”，若两个展宽信号Extend之间的时间间隔T₁小于m*T_Clk，则判断拖尾解调信号tuowei_jietiao为高电平“1”；

S4：信号去尾模块对拖尾解调信号tuowei_jietiao进行去尾；

S41：设置移位寄存器的移位长度为m，等于阈值判断模块B的预设阈值m；

S42：拖尾解调信号tuowei_jietiao输入移位寄存器U5的输入端In，经移位寄存器U5延迟T₂后输出，T₂＝m*T_Clk，T_Clk为系统时钟信号Clk的周期；

S43：延迟后的拖尾解调信号tuowei_jietiao与原拖尾解调信号tuowei_jietiao输入二输入与门F5进行相与，二输入与门F5输出信号作为去尾解调信号quwei_jietiao。