[发明专利]一种栅极驱动电路及其驱动方法、显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，包括：输入模块、第一上拉模块、第二上拉模块、第一下拉模块、第二下拉模块、复位模块和存储模块；

所述输入模块分别与输入信号端和上拉节点连接；

所述第一上拉模块分别与第一控制信号端、所述上拉节点、第一时钟信号端和输出端连接，用于在第一控制信号的控制下向所述输出端输出高电平；

所述第二上拉模块分别与第二控制信号端、所述上拉节点、所述第一时钟信号端和所述输出端连接，用于在第二控制信号的控制下向所述输出端输出高电平；

所述第一下拉模块分别与所述第一控制信号端、复位信号端、第一电平信号端和所述输出端连接，用于在所述第一控制信号的控制下拉低所述输出端的电平；

所述第二下拉模块分别与所述第二控制信号端、所述复位信号端、所述第一电平信号端和所述输出端连接，用于在所述第二控制信号的控制下拉低所述输出端的电平；

所述复位模块分别与所述复位信号端、所述第一电平信号端和所述上拉节点连接，用于在复位信号的控制下拉低所述上拉节点的电平；

所述存储模块分别与所述上拉节点和所述输出端连接；

其中，当所述第一控制信号保持高电平时，所述第二控制信号保持低电平；当所述第一控制信号保持低电平时，所述第二控制信号保持高电平。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一控制信号与所述第二控制信号互为同频反相信号。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述输入模块包括第一晶体管；

所述第一晶体管的栅极和第一极均与所述输入信号端连接，所述第一晶体管的第二极与所述上拉节点连接。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一上拉模块包括第二晶体管和第三晶体管；

所述第二晶体管的栅极与所述第一控制信号端连接，所述第二晶体管的第一极与所述上拉节点连接，所述第二晶体管的第二极与所述第三晶体管的栅极连接；

所述第三晶体管的第一极与所述第一时钟信号端连接，所述第三晶体管的第二极与所述输出端连接。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述第二上拉模块包括第四晶体管和第五晶体管；

所述第四晶体管的栅极与所述第二控制信号端连接，所述第四晶体管的第一极与所述上拉节点连接，所述第四晶体管的第二极与所述第五晶体管的栅极连接；

所述第五晶体管的第一极与所述第一时钟信号端连接，所述第五晶体管的第二极与所述输出端连接。

6.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一下拉模块包括第六晶体管和第七晶体管；

所述第六晶体管的栅极与所述第一控制信号端连接，所述第六晶体管的第一极与所述复位信号端连接，所述第六晶体管的第二极与所述第七晶体管的栅极连接；

所述第七晶体管的第一极与所述输出端连接，所述第七晶体管的第二极与所述第一电平信号端连接。

7.根据权利要求1所述的栅极驱动电路，其特征在于，所述第二下拉模块包括第八晶体管和第九晶体管；

所述第八晶体管的栅极与所述第二控制信号端连接，所述第八晶体管的第一极与所述复位信号端连接，所述第八晶体管的第二极与所述第九晶体管的栅极连接；

所述第九晶体管的第一极与所述输出端连接，所述第九晶体管的第二极与所述第一电平信号端连接。

8.根据权利要求1所述的栅极驱动电路，其特征在于，所述复位模块包括第十晶体管；

所述第十晶体管的栅极与所述复位信号端连接，所述第十晶体管的第一极与所述上拉节点连接，所述第十晶体管的第二极与所述第一电平信号端连接。

9.根据权利要求1所述的栅极驱动电路，其特征在于，所述存储模块包括存储电容；

所述存储电容的第一端与所述上拉节点连接，所述存储电容的第二端与所述输出端连接。