[发明专利]电荷泵电路

说明书

本发明公开了一种电荷泵电路，所述电荷泵电路包括：电荷泵阵列，包括N个子电荷泵，所述N个子电荷泵的子输出端连接形成所述电荷泵电路的输出端，以输出输出电压，其中，N大于1；时钟电路，用于为每一子电荷泵分别提供一个时钟，且提供给相邻的两个子电荷泵的时钟具有延时。本发明弥补了现有技术中电荷泵电路在输出时会产生很大的纹波而使用去耦电容降低纹波会带来很大的面积开销的不足，能够有效地降低纹波、提供高于V_DD或者低于V_SS的电压。

技术领域

本发明属于集成电路领域，尤其涉及一种可应用于模数转换器电路等的电荷泵电路。

背景技术

在集成电路设计过程中，除了使用芯片正常供电的电源(V_DD)和地(V_SS)以外，还经常需要使用高于V_DD或者低于V_SS的电压。产生这些电压的一个重要的方式是使用电荷泵电路。

以用于产生2×V_DD的电压为例，图1给出了一个传统的电荷泵电路。受开关电容切换以及负载电流I_L的影响，V_out的输出上会有很大的纹波，并且输出电压大小(均值)可能会随负载电流的大小变化而变化。根据电路原理，输出平均值可以近似地表示为：

其中，f_clk为时钟频率。显然，当I_L过大或者f_clk较低时，输出会显著地低于理想值2V_DD。

根据电路原理，输出纹波可以表示为：

其中，C_D为去耦电容，当I_L较大或者f_clk较低时，输出都会呈现出较大的纹波。若使用较大的去耦电容，虽然可以降低纹波，但是会带来非常大的面积开销。

发明内容

本发明要解决的技术问题是为了克服现有技术中电荷泵电路在输出时会产生很大的纹波而使用去耦电容降低纹波会带来很大的面积开销的缺陷，提供一种可降低纹波的、能够提供高于V_DD或者低于V_SS的电压的低噪声输出可控的电荷泵电路。

本发明是通过以下技术方案解决上述技术问题的：

本发明提供一种电荷泵电路，所述电荷泵电路包括：

电荷泵阵列，包括N个子电荷泵，所述N个子电荷泵的子输出端连接形成所述电荷泵电路的输出端，以输出输出电压，其中，N大于1；

时钟电路，用于为每一子电荷泵分别提供一个时钟，且提供给相邻的两个子电荷泵的时钟具有延时。

较佳地，N为奇数，提供给相邻的两个子电荷泵的时钟反相，且其中一个时钟为标准时钟，另一个时钟相对于所述标准时钟延迟第一时长。

较佳地，延迟的第一时长决定所述电荷泵电路的时钟频率。

较佳地，所述电荷泵电路还包括调控单元，所述调控单元用于根据所述输出电压与预设电压的大小关系调节延迟的第一时长。

较佳地，在所述输出电压低于所述预设电压时，减小延迟的第一时长；在所述输出电压高于所述预设电压时，增大延迟的第一时长。

较佳地，所述调控单元包括运算放大器；

所述运算放大器的两个输入端分别输入所述输出电压和所述预设电压，所述运算放大器的输出端输出比较结果至所述时钟电路，所述时钟电路根据所述比较结果调节延迟的第一时长。

较佳地，所述时钟电路包括：环形振荡器，所述环形振荡器由N级反相器级联而成，每一级反相器分别为一个子电荷泵提供时钟。