[发明专利]一种新型栅诱导漏极泄漏电流模型

说明书

本发明公开了一种新型栅诱导漏极泄漏电流模型，所述电流模型的表达式为：通过本发明，可实现一种精确度较高的栅诱导漏极泄漏电流模型。

技术领域

本发明涉及一种电流模型，特别是涉及一种新型栅诱导漏极泄漏电流模型。

背景技术

在MOSFET器件中，当栅漏交叠区处栅漏电压Vdg很大时，交叠区界面附近硅中电子在价带和导带之间发生带带隧穿形成电流，该电流即为GIDL隧穿电流。随着MOS器件的栅氧化层越来越薄，GIDL隧穿电流急剧增加。

研究表明，MOSFET中引发静态功耗的泄漏电流主要有：源到漏的亚阈泄漏电流、栅泄漏电流、发生在栅漏交叠区的栅诱导漏极泄漏GIDL(Gate-Induced-Drain-Leakage)电流，如图下图所示。在这些泄漏电流中，在电路中器件处于关态或者处于等待状态时，GIDL电流在泄漏电流中占主导地位，对MOSFET的可靠性影响较大。

现有技术中，栅诱导漏极泄漏电流模型的表达式如下：

其中，f(L)＝P3O，Vdg为栅漏电压，P1、P2为适于所有器件尺寸的模型参数，其中P1为单位电压的饱和GIDL电流，其范围为[0,无穷大]，典型值为3e-5A/V，P2为GIDL电流的阈值电压，其范围为[负无穷大,正无穷大]，典型值为0.5V，P3O为GIDL电流的激活能，其范围为[0,无穷大]，典型值为30V。

然而，现有技术的栅诱导漏极泄漏电流模型的仿真值在较高栅漏电压Vdg时偏离实测值显著，不利于应用。

图1为某旧工艺下长短沟道的I_GIDL对比图。由图1看出，某旧工艺下，在相同漏栅电压Vdg下，短沟道(L＝0.55um)的栅诱导漏极泄漏电流(小叉连线)比长沟道(L＝20um)时的栅诱导漏极泄漏电流(方框连线)稍微大一些。

图2为某新工艺下长短沟道的I_GIDL对比图。由图2看出，某新工艺下，在相同漏栅电压Vdg下，短沟道(L＝0.55um)的栅诱导漏极泄漏电流(小叉连线)比长沟道(L＝20um)时的栅诱导漏极泄漏电流(方框连线)要大得多。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种新型栅诱导漏极泄漏电流模型，以实现一种精确度较高的栅诱导漏极泄漏电流模型。

为达上述及其它目的，本发明提出一种新型栅诱导漏极泄漏电流模型，其特征在于，所述电流模型的表达式为：

其中，f(L)＝P3O，Vdg为栅漏电压，P1为单位电压的饱和GIDL电流，P2为GIDL电流的阈值电压，P3O为GIDL电流的激活能。

进一步地，f(L)＝P3O-P3_L/L。

进一步地，P3O的取值范围为[0,100]，单位V。

进一步地，P3_L的取值范围为[0,10^-4]，单位为V*m。

进一步地，

其中，P3O为GIDL电流的激活能，P3N₁为GIDL激活能短沟道修正值，P3N₂为GIDL激活能短沟道修正项的沟道长度偏移系数，P3N₃为GIDL激活能短沟道修正项的沟道长度系数，P3N₄为GIDL激活能短沟道修正项的沟道长度指数，L为MOS晶体管的沟道长度。

进一步地，P3O的取值范围为[0,100]，单位V。

进一步地，P3N₁的取值范围为[0,100]，单位V。