[发明专利]一种LDO电路

说明书

本申请公开了一种LDO电路，包括运算放大器A1，电阻R1和R2，PMOS管P1和P2，NMOS管N1、N2和N3，其中：A1的同相输入端接收基准电压；A1的反相输入端经R2接地，同时经R1连接到P2的漏极；A1的输出端连接到N1和N2的栅极；N1的漏级和N2的漏级相连；N2的源极接N3的漏极；N1的源极和N3的源极接地；N3的栅极在LDO电路上电一段时间后接收驱动信号；N1的漏级同时连接到P1的漏级、P1的栅极以及P2的栅极；P1的源极和P2的源极接电源；P2的漏极为LDO电路的输出；N1的宽长比远小于N2的宽长比。本申请避免了未接电容或电容损坏时，LDO电路上电瞬间输出端产生很大过冲电压。

技术领域

本发明涉及电力电子技术领域，更具体地说，涉及一种LDO电路。

背景技术

目前市面上的LDO(low-dropout regulator，低压差线性稳压器)电路典型的拓扑结构如图1所示，包括运算放大器A1、第一电阻R1、第二电阻R2和PMOS管P1，其中：运算放大器A1的反相输入端接收基准电压VREF；运算放大器A1的同相输入端经第二电阻R2接地，同时经第一电阻R1连接到PMOS管P1的漏极；运算放大器A1的输出端接PMOS管P1的栅极；PMOS管P1的源极接电源；PMOS管P1的漏极为LDO电路的输出端。

图1所示LDO电路的工作原理为：运算放大器A1对输出反馈电压VFB(即运算放大器A1的同相输入电压)与基准电压VREF之间的偏差进行放大，再经PMOS管P1放大到LDO电路的输出，从而形成负反馈环，保证了LDO电路输出电压Vout稳定在规定值上。

但是，图1所示LDO电路上电瞬间会在输出端产生很大的过冲电压，具体的：在上电瞬间，输出反馈电压VFB为零，与基准电压VREF有极大偏差，该偏差经过运算放大器A1、PMOS管P1的放大使得LDO电路输出电压Vout瞬间冲高，而负反馈需要一定反应时间，所以Vout需要持续一段时间的高电压才能回落到规定值上，如图2所示，这容易导致LDO电路的后级电路因过电压击穿而损坏。

对此，现有的一种做法是在图1所示LDO电路的输出端接上一个电容来保证启动过程输出的平滑，如图3所示，对应得到的LDO电路输出电压波形如图4所示。现有的另一种做法是在图3所示LDO电路中的运算放大器A1的同相输入电压再加上一个软启动电路来进一步保证启动过程输出的平滑，如图5所示，对应得到的LDO电路输出电压波形如图6所示。

但是，图3和图5中的电容可能由于失误没有接上或者在使用过程中损坏，此时相当于没有接电容，LDO电路的后级电路还是会因过电压击穿而损坏。

发明内容

有鉴于此，本发明提供一种LDO电路，以避免由于失误没有在LDO电路输出端接上电容或电容损坏的情况下，LDO电路上电瞬间输出端产生很大的过冲电压，技术方案如下：

一种LDO电路，包括：运算放大器、第一电阻、第二电阻、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中：

所述运算放大器的同相输入端接收基准电压；

所述运算放大器的反相输入端经所述第二电阻接地，同时经所述第一电阻连接到所述第二PMOS管的漏极；

所述运算放大器的输出端同时连接到所述第一NMOS管和所述第二NMOS管的栅极；

所述第一NMOS管的漏级和所述第二NMOS管的漏级相连；

所述第二NMOS管的源极连接所述第三NMOS管的漏极；

所述第一NMOS管的源极和所述第三NMOS管的源极接地；

所述第三NMOS管的栅极在所述LDO电路上电一段时间后接收驱动信号；