[发明专利]用于时钟与数据恢复电路的相位调整电路

说明书

描述了用于时钟与数据恢复电路(CDR)的相位调整电路。系统和装置包括：输入端，所述输入端用于接收串行数据信号；边沿数据分接头，所述边沿数据分接头用于对串行数据信号中的过渡边沿进行采样，以便生成数据边沿检测信号；CDR电路，所述CDR电路包括相位检测器，所述相位检测器用于接收串行数据信号和数据边沿检测信号，并且用于输出指示串行数据信号与数据边沿检测信号之间的相位差的相位超前/滞后信号；以及相位调整电路，所述相位调整电路用于生成相位超前/滞后调整数据。CDR电路用于至少部分地基于由相位超前/滞后调整数据所调整的相位超前/滞后信号来输出经恢复的时钟信号。

本申请为分案申请，其原申请是于2016年5月27日(国际申请日为2014年11月21日)向中国专利局提交的专利申请，申请号为201480064952.8，发明名称为“用于时钟与数据恢复电路的相位调整电路”。

背景技术

时钟与数据恢复(CDR)电路是串行器/解串器(SerDes)设计(例如，高速串行输入/输出(I/O)设计)中的重要接收器(RX)部件。为了以高速度传输串行数据，CDR从所接收的串行数据中提取相位信息并且生成与数据同步的时钟-即，输出用于RX部件的经恢复的时钟和数据信号。

根据传入数据流来生成准确的时钟信号的能力需要产生最低误码率(BER)的采样位置。为了高速串行数据传输，常常使用波特率相位检测而不是过采样过程，这是因为其简单性和低功耗。

公知的波特率相位检测过程(例如，Mueller-Müller相位检测)的原理是通过使用误差信息(其是通过将传入数据信号与采样器输入端处的参考阈值相比较来定义的)、基于组合的脉冲响应来检测最佳采样位置；然而，对于具有高速度或高插入损耗(例如，由于长信道)的互连，这些公知的波特率相位检测过程产生次佳的采样，导致不正确的时钟和数据恢复结果。

附图说明

参考下面的图描述了本公开内容的非限制性和非详尽的实施例，其中，除非另外说明，遍及各视图，类似的附图标记指代类似的部分。

图1是对根据本公开内容的实施例的包括有相位调整电路的时钟与数据恢复电路的例示。

图2是根据本公开内容的实施例的利用了判决反馈均衡电路的相位调整电路的框图。

图3是根据本公开内容的实施例利用判决反馈均衡自适应数据的信号调整过程的流程图。

图4是对根据本公开内容的实施例的利用了判决反馈均衡数据的相位调整电路的例示。

图5是对根据本公开内容的实施例的用于相位调整电路的采样器的行为的例示。

图6是根据本公开内容的实施例的利用了两组样本数据的信号调整过程的流程图。

图7是对根据本公开内容的实施例的利用了两组样本数据的相位调整电路的例示。

图8是对根据本公开内容的实施例的相位调整电路的例示。

图9是对利用本公开内容的实施例的计算机系统的例示。

具体实施方式

本公开内容的实施例描述了用于时钟与数据恢复(CDR)电路的相位调整电路。在下面的描述中，讨论了许多细节，以提供对本公开内容的实施例的全面理解。然而，对于本领域技术人员将显而易见的是，本公开内容的实施例可以在没有这些具体细节的情况下得以实施。在其它情形下，以框图形式而非详细地示出公知的结构和设备，以免使本公开内容的实施例难以理解。