[发明专利]一种可配置的多尺寸DCT变换硬件复用架构

说明书

本发明涉及一种可配置的多尺寸DCT变换硬件复用架构。包括：判决与数据重排模块，根据DCT变换的尺寸对输入复用架构的数据是否需要重新排列进行判决；K层蝶形数据处理模块，对经过判决与数据重排模块处理后的数据进行K层蝶形数据处理；末级向量内积模块，将最后一层蝶形数据处理模块输出的偶数位置数据向量与对应的核心矩阵系数进行相乘，相乘后的结果进行相加，然后输出。本发明用基于FPGA的数字逻辑硬件电路和基于ASIC的数字逻辑硬件电路分别实现，简单、有效、可重配置，可广泛应用于各种视频压缩编码标准中的多尺寸DCT变换。

技术领域

本发明涉及视频压缩编码的DCT变换技术领域，特别是一种可配置的多尺寸DCT变换硬件复用架构。

背景技术

离散余弦变换(Discrete Cosine Transform，DCT)是视频编码器中的重要模块，在目前主流的视频压缩编码标准中，DCT变换通常需要支持多种不同的变换尺寸，比如HEVC的DCT变换有4*4、8*8、16*16与32*32四种尺寸。并且随着视频分辨率朝4K/8K发展，未来视频压缩编码标准中的DCT变换所支持的最大变换尺寸也将不断增大。

视频压缩编码标准中的二维DCT变换(2D-DCT)可写成矩阵相乘形式Z＝CXC^T，其中，X是预测编码模块生成的残差矩阵，C是标准规定的整数系数矩阵，Z是变换后的数据。通常将2D-DCT分步实现，先将输入的残差矩阵逐行进行1D-DCT，即Y＝XC^T，之后将中间结果Y逐列进行1D-DCT，即Z＝CY，所以实现2D-DCT只需要进行两次1D-DCT。对于单一尺寸的DCT变换，现有的DCT/IDCT硬件设计通常采用基于移位和加法代替乘法的方式实现常数乘法来优化资源。然而，随着变换尺寸不断增大，由移位操作消耗的寄存器面积及功耗将会越来越大；同时基于移位和加法的方法只能实现常数乘法，对视频压缩编码标准中不同尺寸的DCT变换进行复用时不够灵活。部分研究者提出一些适用于4、8、16、32点DCT变换的复用架构，但这些架构存在部分模块利用率不高、硬件实现复用架构的复杂度和消耗的资源数量过高，或者吞吐量无法灵活配置等问题。

发明内容

本发明的目的在于提供一种可配置的多尺寸DCT变换硬件复用架构，该复用架构能够实现多尺寸的1D-DCT变换，复用架构的资源利用率高，能灵活调用不同尺寸的核心矩阵系数进行相乘以实现不同尺寸的DCT变换，在不同的配置参数情况下，能实现不同的吞吐量。

为实现上述目的，本发明的技术方案是：一种可配置的多尺寸DCT变换硬件复用架构，包括：

判决与数据重排模块，根据DCT变换的尺寸对输入复用架构的数据是否需要重新排列进行判决；对于最大尺寸的DCT变换，输入该模块的数据不需要进行重新排列，直接输出；对于小于最大尺寸的DCT变换，则对输入该模块的数据进行重新排列，使得排列后的数据满足后续蝶形运算的规律，为实现多行输入数据的并行处理提供保障，从而充分利用复用架构的接口资源；

K层蝶形数据处理模块，对经过判决与数据重排模块处理后的数据进行K层蝶形数据处理；每一层蝶形数据处理模块先对输入该层蝶形单元的数据进行蝶形运算，蝶形单元计算后输出的偶数位置数据作为下一层蝶形数据处理模块的输入，蝶形单元计算后输出的奇数位置数据作为当前层乘法单元的输入，并与对应的核心矩阵系数进行相乘，相乘后的结果通过当前层加法单元进行相加，然后输出；

末级向量内积模块，将最后一层蝶形数据处理模块输出的偶数位置数据向量与对应的核心矩阵系数进行相乘，相乘后的结果进行相加，然后输出。

在本发明一实施例中，K层蝶形数据处理模块包含K个层次的蝶形数据处理模块，每一个层次的蝶形数据处理模块所具有的规律是前一层蝶形数据处理模块中的蝶形单元运算后输出的偶数位置数据，作为当前层蝶形数据处理模块中蝶形单元的输入；K层蝶形数据处理模块中的每一层蝶形数据处理模块包括：