[发明专利]不同尺寸元件布局的混合结构方法以优化晶圆的面积使用

说明书

公开了一种半导体晶圆器件，其包括具有大表面面积和低单位面积成本的圆形晶圆。该半导体晶圆器件包括混合尺寸元件，使得在晶圆上制造多个大器件，以及在晶圆上制造多个小器件。由于多个大器件不能有效地填充晶圆，小器件用作晶圆的填充元件。通常，大器件包括带条或插入器器件并且小器件包括芯片器件。芯片器件附接到小型RFID天线并且插入器器件附接到较大的结构，例如高频标签，其中带条/插入器可以用作从天线线圈的中心到外部的桥。

相关申请的交叉引用

本申请要求2016年12月1日提交的美国临时实用专利申请号62/428,873的优先权和权益，其全部内容通过引用合并于此。

背景技术

本发明总体涉及半导体晶圆器件。具体地，半导体晶圆器件包括具有大表面面积和低单位面积成本的圆形晶圆。半导体晶圆器件包括混合尺寸元件，使得在晶圆上制造多个大器件，以及在晶圆上制造多个小器件。

在半导体器件的制造中，通过使用传统的光刻技术在半导体晶圆中同时制备多个集成电路。在与每个集成电路或其他半导体器件的外周长相邻的平面表面上提供多个辅助器件如接触垫、测试监视器器件、用于测量和对准的器件等也是方便的。

此外，基于半导体晶圆器件的单位面积的较低成本，可以构建适合用作带条插入器(strap interposer)的较大器件。然而，半导体晶圆的较大尺寸通常意味着用户不能有效地使用半导体晶圆的所有面积。

因此，本发明公开了一种包括混合尺寸元件的半导体晶圆器件，使得可以在晶圆器件上利用小尺寸器件作为晶圆的填充元件，因为多个大尺寸器件不能有效地填充晶圆。

发明内容

以下呈现简化的发明内容，以便提供对所公开的创新的一些方面的基本理解。该发明内容不是广泛的概述，并且不旨在标识关键/重要元件或描绘其范围。其唯一目的是以简化形式呈现一些概念，作为稍后呈现的更详细描述的序言。

在其一个方面，本文公开和要求保护的主题包括半导体晶圆器件，该半导体晶圆器件包括具有大表面面积和低单位面积成本的圆形晶圆。半导体晶圆器件包括混合尺寸元件，使得在晶圆上制造多个大器件，以及在晶圆上制造多个小器件。小器件用作晶圆的填充元件，因为多个大器件不能有效地填充晶圆。通常，大器件大于4平方毫米，小器件小于4平方毫米。此外，大器件通常包括带条或插入器器件，并且小器件通常包括芯片器件。芯片器件附接到小型RFID天线，并且插入器器件附接到较大的结构，例如高频标签，其中带条/插入器可以充当从天线线圈的中心到外部的桥。

在另一实施例中，具有混合尺寸元件的半导体晶圆器件还包括3D堆叠的器件。通过拾取组件并将它们放在彼此的顶部上来构建3-D堆叠的器件，从而增加给定面积中的功能。通常，较小部件或顶部组件是数字处理器，较大部件或底部组件是传感器、光伏或其他器件，诸如显示器。在一个实施例中，当没有足够的面积以将线圈和芯片两者分开地容纳在同一面积中时，较大部件或底部组件是高密度线圈。因此，构建3D堆叠的器件的工艺利用芯片器件的薄度和灵活性来构建面积有效的半导体晶圆器件。

为了实现前述和相关目的，本文结合以下描述和附图描述了所公开创新的某些说明性方面。然而，这些方面仅指示可以采用本文公开的原理的各种方式中的一些，并且旨在包括所有这些方面及其等同物。当结合附图考虑时，从以下详细描述中，其他优点和新颖特征将变得明显。

附图说明

图1说明了根据所公开的架构的具有混合尺寸元件的半导体晶圆器件的顶部透视图。

图2说明了根据所公开的架构的具有激光切割的混合尺寸元件的半导体晶圆器件的顶部透视图。

图3A说明了根据所公开的架构的具有3D堆叠的混合尺寸元件的半导体晶圆器件的顶部透视图。

图3B说明了根据所公开的架构的具有3D堆叠的混合尺寸元件的半导体晶圆器件的侧面透视图。

具体实施方式