[发明专利]用于经优化光线追踪的装置和方法在审
申请号: | 201780050324.8 | 申请日: | 2017-08-15 |
公开(公告)号: | CN109564699A | 公开(公告)日: | 2019-04-02 |
发明(设计)人: | T·G·阿凯奈-莫勒;I·沃德 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06T15/06 | 分类号: | G06T15/06;G06T15/00;G06T1/20 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 何焜;黄嵩泉 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 通用处理器 硬件队列 光线流 光线追踪 图形处理单元 图形处理 存储 共享 优化 | ||
1.一种装置,包括:
通用处理器,用于生成多个光线流;
第一硬件队列,用于接收由所述通用处理器生成的所述光线流;
图形处理单元(GPU),包括用于处理来自所述第一硬件队列的所述光线流的多个执行单元(EU);
第二硬件队列,用于存储由所述GPU提交的图形处理作业;
所述通用处理器用于处理由所述GPU提交的所述作业并与所述GPU共享结果。
2.如权利要求1所述的装置,其特征在于,所述图形处理作业包括着色作业和/或光线追踪作业。
3.如权利要求1所述的装置,其特征在于,在所述EU上启动任务以处理所述光线流,直到所述EU将要终止的信号被发送通过所述队列。
4.如权利要求1所述的装置,其特征在于,进一步包括:
数据预取电路,集成至所述GPU,用于从高带宽存储器和/或系统存储器中预取光线流和/或相关联数据,并将所预取的光线流存储在所述EU的高速缓存层级结构内。
5.如权利要求4所述的装置,其特征在于,所述数据预取电路用于响应于预取区域指令而进行预取,所述预取区域指令使所述数据预取电路从所述高带宽存储器和/或所述系统存储器中的指定区进行预取,所述指定区大于高速缓存行。
6.一种装置,包括:
图形处理单元或通用处理单元,包括多个执行单元(EU);
所述EU包括用于解压缩包围体层级结构(BVH)数据的解压缩电路系统,所述解压缩电路系统包括:
移位单元,用于根据第一组位来移位指定量的量化最小值和/或最大值,所述第一组位指示需要从所述最小值和/或所述最大值中提取何值,其中,从所述移位单元输出N个位;
反转单元,用于在所述第一组位指示要计算解压缩最大值的情况下反转所述N个位,或者在所述第一组位指示要计算解压缩最小值的情况下使所述N个位通过;
乘法单元,用于将所述N个位与比例值相乘以生成乘法结果;以及
加法单元,用于将所述乘法结果与同所述BVH中的父节点相关联的最小值相加,从而得到解压缩最小值或解压缩最大值。
7.如权利要求6所述的装置,其特征在于,所述乘法单元包括32位×N位的乘法单元。
8.如权利要求7所述的装置,其特征在于,与所述父节点相关联的最小值包括32位的值。
9.如权利要求1所述的装置,其特征在于,所述解压缩电路系统用于响应于解压缩指令而解压缩BVH节点。
10.如权利要求9所述的装置,其特征在于,所述解压缩指令包括:指示需要最小值或最大值的结果操作数、针对要解压缩的维度的比例值、针对要解压缩的维度与所述父节点相关联的最小值、量化最小值和/或最大值、以及指示需要从所述量化最小值和/或最大值中提取何值的所述第一组位。
11.一种装置,包括:
图形处理单元或通用处理单元,包括多个执行单元(EU);
所述EU包括用于判定光线是否与包围体层级结构(BVH)的包围体相交的光线-体相交电路系统,所述光线-体相交电路系统包括:
多个MIN单元,每个MIN单元用于接收包括第一坐标和第二坐标的两个值并且输出所述第一坐标和所述第二坐标中的最小值,所述第一坐标和所述第二坐标是针对相交而测试的光线和/或包围体的坐标;
所述MIN单元中的每一个的输出通信地耦合到MAX单元,所述MAX单元用于接收N+1个值并且用于选择并输出所述N+1个值中的最大值,其中,N等于MIN单元的数量。
12.如权利要求11所述的装置,其特征在于,N=3。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780050324.8/1.html,转载请声明来源钻瓜专利网。