[发明专利]页面错误解决方案

说明书

页面大小提示可以编码到有效或虚拟地址中的未使用和保留字段中，以便在处理与有效或虚拟地址相关联的页面错误时使软件页面错误处理程序使用，以使应用程序能够与操作系统或其他基于软件的翻译功能页面大小首选项通信，用于分配内存页面和/或加速搜索硬件页面表中的页表条目。

背景技术

本发明一般涉及计算机和计算机软件，尤其涉及存储器地址转换。

存储器管理，即管理存储在计算机中的数据中发生的操作，通常是计算机整体系统性能的关键因素。除其他任务外，内存管理还监视计算机上数据的检索和存储，并通过对允许用户和计算机程序访问的内容施加限制来管理计算机的某些安全任务。

现代计算机通常依赖于称为虚拟内存管理的内存管理技术来提高性能，并在计算机及其所基于的底层架构设计中提供更大的灵活性。

利用虚拟存储器系统，实现计算机的存储器系统的底层硬件有效地隐藏在计算机的软件之外。为这样的计算机定义相对大的虚拟存储器空间，例如宽度为64位或更多，其中计算机程序在计算机上执行，使用指向虚拟存储器空间中的位置的虚拟地址访问存储器系统。然而，计算机中的物理存储器设备通过“真实”地址访问，该地址直接映射到物理存储器设备中的特定存储器位置。提供计算机中的硬件和/或软件以执行“地址转换”以将物理存储器的实际存储器地址映射到虚拟存储器空间中的虚拟地址。因此，每当计算机上的计算机程序试图使用虚拟地址访问存储器时，计算机就会自动将虚拟地址转换为相应的实际地址，以便可以访问映射到虚拟地址的适当物理设备中的适当位置。

虚拟寻址的一个特征是计算机不必包括用于计算机主存储器中的物理存储器设备中的整个虚拟存储器空间的存储。相反，较低级别的存储(例如磁盘驱动器和其他大容量存储设备)可以用作补充存储，其中存储器地址被分组为“页面”，根据需要在主存储器和补充存储器之间交换。

另外，一些计算机设计还包括分段的概念，其将虚拟存储器划分成不同的段(每个段映射到页面块)以便于存储器保护，简化大型和不断增长的数据结构的处理，以及当在任何给定时间能够在计算机中处理多个进程时，为执行内存管理提供更大的灵活性。当使用分段时，使用附加的间接层，需要执行额外的转换。通常，在包含分段和寻呼的系统中，计算机程序使用映射到虚拟地址的“有效”地址来访问存储器系统，因此需要首先从有效地址转换到虚拟地址，然后从虚拟地址转换到真实地址。

由于计算机中访问请求的频率，地址转换可能对整体系统性能具有显着影响。因此，期望最小化与执行地址转换的关键定时路径相关联的处理开销。

虚拟存储器系统中的地址转换通常包含访问各种地址转换数据结构。一种这样的结构，称为页表，包括多个条目，这些条目在逐页的基础上将虚拟地址映射到实际地址。同样，为了处理分段，通常提供分段表，包括在逐个分段的基础上将有效地址映射到虚拟地址的条目。

通常，由于计算机中不断发生的大量存储器访问，映射计算机使用的所有存储器地址空间所需的条目数量可能很大，并且需要将条目存储在主存储器，而不是专用存储器中，这使得访问这些条目的速度非常慢。为了利用这种方案加速地址转换，称为转换后备缓冲器(TLB)和段后备缓冲器(SLB)的高速存储器通常用于缓存最近使用的条目以便计算机快速访问。如果所需的条目未存储在TLB或SLB中，则从主存储器加载条目会产生性能损失；然而，通常TLB和SLB的命中率非常高，并且当从TLB和SLB立即访问条目时，与从主存储加载条目相关的惩罚大大抵消了性能增益。

在其他设计中，通过提供有效到实际地址转换(ERAT)表，可以使用附加级别的高速缓存来进一步加速性能，该表包括提供有效地址和实际地址之间的直接映射的条目。因此，ERAT表有效地包括来自SLB和TLB的信息，以消除执行两级翻译的需要。在一些设计中，分别在处理器中的指令和数据处理逻辑附近提供单独的数据和指令ERAT表，以最小化地址转换对处理器中的关键性能路径的影响。