[发明专利]调节器电路

说明书

调节器电路(200)，具备：电压检测电路部(10)，检测输出节点的输出电压的大小，输出示出检测结果的反馈电压；误差放大电路部(11)，对基准电压与所述反馈电压进行比较，输出比较结果的电压；输出电路部(12)，按照所述误差放大电路部的输出，向所述输出节点提供输出电流；电流检测电路部(16)，检测所述输出电流的大小；以及电流偏置电路部(15)，向所述输出节点提供输出偏置电流，根据所述电流检测电路部的检测结果，使所述输出偏置电流增加或减少。

技术领域

本公开涉及调节器电路。

背景技术

说明以往的调节器电路。图12A是示出专利文献1所示的以往的调节器电路的结构的图。调节器电路的输出级的PMOS晶体管202，对负载提供充分的电流。偏置电压Vbias，不依赖于环境而使NMOS晶体管204在饱和区工作。

图12B是示出图12A的调节器电路的对负载电流的输出电压的特性的图。NMOS晶体管204在饱和区工作，因此，相对于负载电流的变化的输出电压的变动比较小。

如上所述，专利文献1所示的以往的调节器电路，在输出VREG，设置在饱和区工作的NMOS晶体管204，使一定的输出偏置电流流动，从而提高输出电流的最小值，抑制相对于负载电流的变化的输出电压变动。

(现有技术文献)

(专利文献)

专利文献1：美国专利第8378654号说明书

但是，专利文献1所示的以往的调节器电路中，与负载电流无关，而使一定的输出偏置电流流动，因此存在的课题是，若负载电流变大，则与不使输出偏置电流流动的情况相比，输出电压大幅度降低。

发明内容

本公开，鉴于所述课题，提供能够抑制相对于负载电流的变化的输出电压的变动，并且，即使在负载电流大的情况下，也能够抑制输出电压的降低的调节器电路。

为了题解所述课题，本公开的实施方案之一的调节器电路，具备：电压检测电路部，检测输出节点的输出电压的大小，输出示出检测结果的反馈电压；误差放大电路部，对基准电压与所述反馈电压进行比较，输出比较结果的电压；输出电路部，按照所述误差放大电路部的输出，向所述输出节点提供输出电流；电流检测电路部，检测所述输出电流的大小；以及电流偏置电路部，向所述输出节点提供输出偏置电流，根据所述电流检测电路部的检测结果，使所述输出偏置电流增加或减少。

本公开的调节器电路，能够抑制相对于负载电流的变化的输出电压的变动，并且，即使在负载电流大的情况下，也能够抑制输出电压的降低。

附图说明

图1是示出实施例1的调节器电路的结构例以及周边的电路的图。

图2是示出实施例1以及2的调节器电路的特性例的图。

图3是示出实施例1以及2的调节器电路的特性例的另一个例子的图。

图4是示出实施例2的调节器电路的结构例以及周边的电路的图。

图5是示出实施例3的调节器电路的结构例以及周边的电路的图。

图6是示出实施例3的调节器电路的特性例的图。

图7是示出能够适用的箝位电路部的另一个例子的图。

图8是示出实施例4的调节器电路的结构例以及周边的电路的图。

图9是示出AD转换电路部的结构例的图。

图10是示出实施例4的调节器电路的特性例的图。

图11是示出实施例5的调节器电路的结构例以及周边的电路的图。