[发明专利]磁性多层片材

说明书

本发明描述了多层磁性片材，该多层磁性片材包括由第一电绝缘层隔开的多个堆叠的磁性部件层。该多个磁性部件层中的每个包括多个隔离的磁性子层，该多个隔离的磁性子层具有小于一微米的磁性层厚度。多层磁性片材具有介于约5％和约80％之间的磁分率；大于或等于5微米的总磁厚度；以及大于约20的相对复合材料磁导率。

技术领域

本发明整体涉及低芯损耗密度磁性材料。本发明的材料包括具有多个薄隔离的磁性子层的双级磁性层压体。

背景技术

磁芯是在电路中使用的电感器或变压器中的关键部件。在电子器件中，负载点(POL)DC/DC转换器将较高的DC电压转换成较低的DC电压。现代微处理器在低电压和高电流下需要精确的电源。POL转换器定位在微处理器附近，以便消除电源和负载(即，微处理器)之间长的线长度。例如，在膝上型计算机中，将电源适配器插入壁式插座中并且将110V AC转换成约19V DC。POL位于母板上的中央处理单元CPU附近并且将19V DC转换成通常低于1.5V的DC电压以便给CPU供电。

功率晶体管、功率电感器和电容器是POL转换器中的关键部件。常规的电感器通常是体积庞大的，并且可能是供电的电子器件微型化的恒定需求中的瓶颈。可应用两种策略来减小电感器占有面积：(1)可通过增加电感器工作频率来减小电感器的尺寸。电感器在电路中的功能取决于其阻抗，该阻抗与工作频率和电感的乘积成比例。对于所需的阻抗，频率越高，所需的电感就越低。因此，可使用更小的电感器，从而使用更小的电感器尺寸。(2)可通过将电感器嵌入印刷电路板(PCB)中来减小封装级集成，这减小了转换器在PCB的表面上利用的占有面积。

近年来，高速且高功率SiC和GaN晶体管的出现使得通过增加工作频率(尤其对于中等和高功率应用)来减小POL转换器尺寸成为可能。

常规的非晶和纳米晶带由于其厚度(通常约18μm左右)和其低电阻率(这两者都可促进涡流损耗)而在MHz范围中损耗太高。尽管研究表明更薄的带适度地减少了芯损耗，但是薄化工艺(诸如真空中的熔融纺丝、化学蚀刻和冷轧)是昂贵的并且难以在批量生产中实现。晶化薄(～3μm)金属带(例如，由铁镍/FeNi制成)在高制造成本下也显示出仅芯损耗密度的适度减少。

作为另外一种选择，大型功率铁氧体(例如，购自飞磁美国(亚利桑那州吉尔伯特)(Ferroxcube America(Gilbert,AZ))的镍锌铁氧体(诸如4F1))在MHz频率范围中广泛地被采用并且可能具有尺寸、低饱和磁化强度、易于断裂和高合成温度的问题，这些问题阻碍它们与半导体电子装置集成。

用于在中等到高功率POL转换器中使用的功率电感器的现有一体式磁芯材料包括低温共烧陶瓷(LTCC)铁氧体和磁性薄片复合材料。甚至利用这些材料，获得在兆赫频率范围中具有低芯损耗的材料是具有挑战性的。(参见图3，来自Y.Su等人的“High FrequencyIntegrated Point of Load(POL)Module with PCB Embedded Inductor Substrate(具有PCB嵌入的电感器基底的高频集成的负载点(POL)模块)”，能量转换大会与博览会(EnergyConversion Congress and Exposition，ECCE)，2013IEEE，第1243页。LTCC铁氧体通过烧结和按压绿色胶带的层压体来制成，该绿色胶带由设置在粘结剂中的NiZn铁氧体粒子构成。这种材料在高于2MHz的频率下具有最低的芯损耗密度(例如，在3MHz下在20mT的激励下具有约1100kW/m³的芯损耗密度)。相比之下，由尼克托肯(日本)(NEC Tokin(Japan))研发的SENFOLIAGE(SF)合金薄片复合材料在低于2MHz下具有最低芯损耗密度并且在3MHz下在20mT的激励下具有约1150kW/m³的芯损耗密度。SF合金复合材料通过按压和烧结由基于铁(Fe)的磁性薄片制成。