[发明专利]低压差线性稳压器

说明书

一种低压差线性稳压器，包括：运算放大器(A1)、源极跟随器(M2)、功率调整管(M4)、共栅放大器(M3)、上拉管(M5)以及尾电流源(M1)；源极跟随器(M2)的源极连接于功率调整管(M4)的漏极与运算放大器(A1)的反相输入端，源极跟随器(M2)的漏极通过尾电流源(M1)接地，源极跟随器(M2)的栅极连接于运算放大器(A1)的输出端；共栅放大器(M3)的漏极连接于上拉管(M5)的漏极与功率调整管(M4)的栅极，共栅放大器(M3)的源极通过尾电流源(M1)接地；功率调整管(M4)的源极与上拉管(M5)的源极均连接至电压源；其中，运算放大器(A1)的正相输入端用于输入参考电压，源极跟随器(M2)的源极用于输出稳压电压。采用所述低压差线性稳压器，能到得到高精度的输出电压，且输出电压具有较高的自由度。

技术领域

本申请涉及电路设计技术领域，特别涉及一种低压差线性稳压器。

背景技术

低压差线性稳压器(low dropout regulator，缩写为LDO)可以提供与电源及环境温度无关的输出电压，具有一定的负载能力，已经广泛地应用于各种功率芯片中。相对于传统的线性稳压器，LDO允许输入端和输出端之间的电压差较小；例如，LDO的输入端电压可以仅比输出端电压高1.7V，或者更小。

发明人发现现有技术中至少存在以下问题：现有的一种常规低功耗电压跟随翻转(flipped voltage follower，缩写为FVF)结构LDO电路，其输出电压受工艺和温度影响较大，且LDO电路输出端的负载电容在较大范围内变化时，会降低LDO电路的环路稳定性。另外，若采用一种常规低功耗LDO电路，虽然能够解决负载电容变化较大时带来的稳定性问题，但是LDO电路无法输出与电源电压比较接近的电压，LDO电路的输出电压受到限制。

发明内容

本发明部分实施例的目的在于提供一种低压差线性稳压器，可以通过调整参考电压获得不同的高精度的输出电压，同时输出电压具有较高的自由度；减小了低压差线性稳压器的输出阻抗，使得输出节点对应的极点处于较高的频率。

本发明的一个实施例提供了一种低压差线性稳压器，包括：运算放大器、源极跟随器、功率调整管、共栅放大器、上拉管以及尾电流源；源极跟随器的源极连接于功率调整管的漏极与运算放大器的反相输入端，源极跟随器的漏极通过尾电流源接地，源极跟随器的栅极连接于运算放大器的输出端；共栅放大器的漏极连接于上拉管的漏极与功率调整管的栅极，共栅放大器的源极通过尾电流源接地；功率调整管的源极与上拉管的源极均连接至电压源；其中，运算放大器的正相输入端用于输入参考电压，源极跟随器的源极用于输出稳压电压。

本申请相对于现有技术而言，运算放大器和源极跟随器构成单位增益负反馈电路，低压差线性稳压器的输出电压等于参考电压，不受源极跟随器的阈值电压影响，不仅提高了输出电压的精度，而且，由于能够通过调整参考电压获得不同的输出电压(即输出电压不受限)，使得输出电压具有较高的自由度；同时，引入运算放大器后，低压差线性稳压器的输出阻抗进一步减小了，使得输出节点对应的极点处于较高的频率，能够避免外接负载电容在较大范围内变化时对环路稳定性造成影响。

另外，低压差线性稳压器还包括外接电容；外接电容的一端连接于源极跟随器的源极，另一端接地；外接电容的电容值范围为0到1uF。本实施例中，于低压差线性稳压器中设置外接电容，以提高瞬态响应性能，满足负载的大电流要求，同时不影响低压差线性稳压器的稳定性。

另外，低压差线性稳压器还包括第一共源共栅放大器与第二共源共栅放大器；第一共源共栅放大器连接于源极跟随器的漏极与尾电流源之间，第二共源共栅放大器连接于共栅放大器的漏极与上拉管的漏极之间。本实施例能够提高环路增益，以提高低压差线性稳压器线性调整和负载调整性能。

另外，第一共源共栅放大器为NMOS管，第二共源共栅放大器为PMOS管。本实施例提供了第一共源共栅放大器与第二共源共栅放大器的具体实现方式。