[实用新型]一种新型高精度、快速响应的限幅电路有效

专利信息
申请号: 201721873646.6 申请日: 2017-12-28
公开(公告)号: CN207743876U 公开(公告)日: 2018-08-17
发明(设计)人: 孙志亮;霍俊杰;朱永成;王强;侯艳;孙捷 申请(专利权)人: 紫光同芯微电子有限公司
主分类号: H02M5/06 分类号: H02M5/06;H02M7/217;H02M3/06
代理公司: 暂无信息 代理人: 暂无信息
地址: 100083 北京市海淀区五*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 直流电压 限幅电路 电路 电压采样电路 电磁感应耦合 高压交流信号 共栅极放大器 本实用新型 快速响应 整流电路 阻值变换 电感器 高频交流信号 直流工作点 谐振 电路提供 电压采样 电压幅度 快速变化 输出电压 天线两端 耦合能量 变小 捕获 升高 占用 传递 发射
【权利要求书】:

1.一种新型高精度、快速响应的限幅电路,其特征在于,所述限幅电路包括电磁感应耦合电路、整流电路、电压采样电路、共栅极放大器电路和阻值变换电路,其中,电磁感应耦合电路包括第一电感器、第二电感器和第一电容器,第二电感器和第一电容器组成谐振回路,第二电感器捕获第一电感器上发射的高频交流信号,然后将耦合能量传递到谐振回路上产生高压交流信号,高压交流信号再经过整流电路产生直流电压,电压采样电路对直流电压进行电压采样,电压采样电路输出电压给共栅极放大器电路提供直流工作点,阻值变换电路跟随直流电压快速变化,等效阻值随直流电压升高而变小,等效阻值随直流电压降低而变大,从而控制天线两端的电压幅度。

2.如权利要求1所述的新型高精度、快速响应的限幅电路,其特征在于,所述电磁感应耦合电路中,第一电感器的两端连接高频交流信号,第二电感器的一端连接第一电容器的一端,第二电感器的另一端、第一电容器的另一端接一电压地端,第二电感器与第一电感器通过互感系数间接连接。

3.如权利要求1所述的新型高精度、快速响应的限幅电路,其特征在于,所述整流电路包括第二电容器、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管,其中,第一NMOS晶体管的源端、第二NMOS晶体管的源端以及第二电容器的一端相连接并接一电压地端,第一NMOS晶体管的栅端、第二NMOS晶体管的漏端、第三NMOS晶体管的栅端、第三NMOS晶体管的漏端以及第二电感器的一端相连接,第二NMOS晶体管的栅端、第一NMOS晶体管的漏端、第四NMOS晶体管的栅端、第四NMOS晶体管的漏端以及第二电感器的另一端相连接,第一NMOS晶体管的衬底、第二NMOS晶体管的衬底、第三NMOS晶体管的衬底、第四NMOS晶体管的衬底与一电压地端相连接,第三NMOS晶体管的源端、第四NMOS晶体管的源端、第一电容器的另一端与一电压端相连接。

4.如权利要求1所述的新型高精度、快速响应的限幅电路,其特征在于,所述电压采样电路包括第一电流源、第二电流源、第一PMOS晶体管、第一放大器、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一电阻器和第二电阻器,其中,第二PMOS晶体管的源端及其衬底、第一电流源的一端、第二电流源的一端与一电压端相连接,第一电流源的另一端、第一PMOS晶体管的源端及其衬底与第一放大器的负输入端相连接,第二PMOS晶体管的栅端与第一放大器的输出端相连接,第二PMOS晶体管的漏端、第二电阻器的一端与第三PMOS晶体管的栅端相连接,第二电阻器的另一端、第一电阻器的一端与第一PMOS晶体管的栅端相连接,第一PMOS晶体管的漏端、第三电阻器的另一端、第三PMOS晶体管的漏端与一电压地端相连接,第一放大器的正输入端与参考电压端相连接,第二电流源的另一端与第四PMOS晶体管的源端及其衬底相连接,第四PMOS晶体管的栅端和漏端与第三PMOS晶体管的源端及其衬底相连接。

5.如权利要求1所述的新型高精度、快速响应的限幅电路,其特征在于,所述共栅极放大器电路包括第五PMOS晶体管和第五NMOS晶体管,其中,第五PMOS晶体管的源端及其衬底与一电压端相连接,第五PMOS晶体管的栅端、第五NMOS晶体管的栅端与电压采样电路中的第四PMOS晶体管的源端相连接,第五PMOS晶体管的漏端与第五NMOS晶体管的漏端相连接,第五NMOS晶体管的源端及其衬底与一电压地端相连接。

6.如权利要求1所述的新型高精度、快速响应的限幅电路,其特征在于,所述阻值变换电路包括第六NMOS晶体管、第七NMOS晶体管和第八NMOS晶体管,其中,第六NMOS晶体管的栅端与共栅极放大器电路中的第五NMOS晶体管的漏端相连接,第六NMOS晶体管的衬底及其源端与一电压地端相连接,第七NMOS晶体管的栅端及其漏端与整流电路中的第三NMOS晶体管的栅端相连接,第八NMOS晶体管的栅端及其漏端与整流电路中的第四NMOS晶体管的栅端相连接,第七NMOS晶体管的源端、第八NMOS晶体管的源端与第六NMOS晶体管的漏端相连接,第七NMOS晶体管的衬底、第八NMOS晶体管的衬底与一电压地端相连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于紫光同芯微电子有限公司,未经紫光同芯微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201721873646.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top