[实用新型]随机存储器

说明书

本实用新型提供一种随机存储器，包括串并行转换器，还包括：连续时间线性均衡器，具有第一输入端为随机存储器信号接收端，还具有第一输出端与所述串并行转换器通信连接，用于实现信道补偿增益；决策反馈均衡器，具有第二输入端与连续时间线性均衡器通信连接，还具有第二输出端与串并行转换器通信连接，用于消除输入信号中码间干扰；本实用新型通过在动态随机存储电路中设置有连续时间线性均衡器和决策反馈均衡器，保证在信号高速传输时不会失真从而提高信号可靠性，提升了随机存储器的性能。

技术领域

本实用新型涉及一种存储器，尤其是一种随机存储器。

背景技术

随机存取存储器(random access memory，RAM)又称作“随机存储器”，随机存储器是与CPU直接交换数据的内部存储器，也叫内存，可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。

目前随机存储器规格要求信号传输速度要求很高，但在高速的信号传输速度下信号容易失真，使随机存储器接收到失真且不可靠的高速信号。

实用新型内容

本实用新型提供为解决上述问题，本实用新型提供一种支持高速数据传输且在传输中保持信号可靠性的随机存储器及双倍率动态随机存储器以至少解决现有技术中的以上技术问题。

为达到上述目的，本实用新型一种随机存储器，包括串并行转换器(DeSerializer)，还包括：

连续时间线性均衡器(Continuous Time Linear Equalizer，简称CTLE)，具有第一输入端为随机存储器信号接收端，还具有第一输出端与所述串并行转换器通信连接，用于对输入信号进行信道补偿，并将经信道补偿的信号向所述串行转换器发送。

在一种可实施方式中，还包括：

决策反馈均衡器(Decision Feedback Equalizer，简称DFE)，具有第二输入端与所述连续时间线性均衡器的第一输出端通信连接，还具有第二输出端与所述串并行转换器通信连接，用于消除输入信号中码间干扰(Inter-Symbol Interference，简称ISI)。

在一种可实施方式中，所述连续时间线性均衡器直接通过线性拟合信道的衰减从而改善输入信号眼图(眼图，eye diagram，是指利用实验的方法估计和改善传输系统性能时在示波器上观察到的一种图形)性能。

在一种可实施方式中，所述连续时间线性均衡器为有源连续时间线性均衡器(Active CTLE)；所述连续时间线性均衡器包括连续时间线性均衡电路；

所述连续时间线性均衡电路包括：

第一支路，包括第一电阻、第一晶体管、第二晶体管以及所述连续时间线性均衡器第一输入端的正极，所述第一电阻的一端与所述第一晶体管的源极连接，所述第一晶体管的栅极与所述第一输入端的正极连接，所述第一晶体管的漏极与所述第二晶体管的源极连接，所述第二晶体管的漏极接地；

第二支路，包括第二电阻、第三晶体管、第四晶体管以及所述连续时间线性均衡器第一输入端的负极，所述第二电阻的一端与所述第三晶体管的源极连接，所述第三晶体管的栅极与所述第一输入端的负极连接，所述第三晶体管的漏极与所述第四晶体管的源极连接，所述第四晶体管的漏极接地；

第一控制器，与所述第二晶体管的栅极连接并且与所述第四晶体管的栅极连接；

第三电阻，一端与所述第一支路连接，连接点位于所述第一晶体管和所述第二晶体管之间，另一端与所述第二支路连接，连接点位于所述第三晶体管和所述第四晶体管之间；

第一输出端的正极，与所述第二支路连接，连接点位于所述第二电阻与所述第三晶体管之间；