[实用新型]一种自适应数据频率的解码电路

说明书

本实用新型公开了一种自适应数据频率的解码电路，包括：数据周期确定单元，用于接收输入数据，根据数据头中的检测码通过计数方式确定一个数据周期内的计数值N，并将剩余的有效数据发往有效数据处理单元；有效数据处理单元，与所述数据周期确定单元连接，用于接收数据周期确定单元转发的有效数据，并根据所述计数值N，通过计数方式产生对有效数据进行采样的采样时钟。本实用新型可根据数据头中的检测码通过计数方式确定一个数据周期内的计数值N，然后可根据所述计数值N，通过计数方式产生对有效数据进行采样的采样时钟，因此利用该采样时钟对数据进行采样，便可实现对任意频率的数据进行解码。

技术领域

本实用新型涉及数据解码领域，尤其涉及一种自适应数据频率的解码电路。

背景技术

目前，4位八段数码管驱动芯片普遍采用的数据频率为1MHZ。4位八段数码管是一种LED数字显示器件，它接收来自单片机的归零码数据，经过内部的解码模块将数据解码，并经由后级模拟驱动将数据显示出来。这种归零码数据的解码时序如下图1所示，数据“0”，数据“1”在采样时钟Clk_samp的上升沿被确定，采样时钟Clk_samp是基准时钟Clk_base的二分频。归零码只占用单片机一根数据线，相比其他的数据传输协议，如I2C，SPI等节约了不少单片机端口，而且数据频率能够达到1MHZ，优势非常明显。然而，某些单片机由于自身的时钟振荡频率较低，不能够构造出1MHZ频率的归零码数据，导致现有的数码管驱动芯片不能够解码这些单片机发送的数据。如果需要正确解码，必须要重新设计数码管驱动芯片。此外，各种低速单片机能够构造出的归零码数据的频率不统一，如果针对每一种数据频率设计一款数码管驱动芯片，成本过大。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种自适应数据频率的解码电路。

本实用新型解决其技术问题所采用的技术方案是：构造一种自适应数据频率的解码电路，包括：

数据周期确定单元，用于接收输入数据，根据数据头中的检测码通过计数方式确定一个数据周期内的计数值N，并将剩余的有效数据发往有效数据处理单元；

有效数据处理单元，与所述数据周期确定单元连接，用于接收数据周期确定单元转发的有效数据，并根据所述计数值N，通过计数方式产生对有效数据进行采样的采样时钟。

较佳的，所述数据周期确定单元包括依次连接的第一计数控制模块、第一计数器、存储器，

其中，所述第一计数控制模块用于接收输入数据，在所述检测码的上升沿的触发下输出有效信号使得所述第一计数器开始计数；以及在检测码的下降沿的触发下输出有效信号使得所述第一计数器停止计数并将计数值N存储到存储器内，同时进行复位不再响应剩余数据的上升沿，将剩余数据作为有效数据发往所述有效数据处理单元。

较佳的，所述有效数据处理单元包括采样时钟电路和采样电路，所述采样时钟电路包括第二计数控制模块、第二计数器、比较器、复位模块，所述第二计数控制模块与所述第一计数控制模块、所述第二计数器分别连接，所述比较器与所述第二计数器、存储器、复位模块分别连接，所述复位模块与所述第二计数控制模块、第二计数器分别连接；

其中，所述第二计数控制模块用于接收所述有效数据，并在有效数据的上升沿的触发下输出有效信号使得所述第二计数器开始计数，所述比较器用于将所述计数值N相关的参考值与第二计数器的计数值M进行比较，当所述计数值M达到所述参考值时输出所述采样时钟；所述复位模块用于在接收到所述采样时钟时产生一个复位脉冲以触发所述第二计数控制模块及第二计数器复位。

较佳的，所述存储器为寄存器。

实施本实用新型的自适应数据频率的解码电路，具有以下有益效果：本实用新型可根据数据头中的检测码通过计数方式确定一个数据周期内的计数值N，然后可根据所述计数值N，通过计数方式产生对有效数据进行采样的采样时钟，因此利用该采样时钟对数据进行采样，便可实现对任意频率的数据进行解码。