[实用新型]一种数字调制装置

权利要求书

1.一种数字调制装置,包括嵌入式处理器、FPGA和DAC，其特征在于，所述FPGA包括：

参数配置单元，用于接收并根据嵌入式处理器输入的期望波形类型和参数数据，分别输出调制源参数、调制波参数和载波波形数据，所述调制源参数至少包括：调制频率fm和调制类型，所述调制波参数至少包括：载波频率f和当前进制M；

选择单元，与参数配置单元相连接，用于接收参数配置单元输出的调制源参数，根据所述调制源参数，选择调制源和调制模式，并输出相应的调制波数据，所述调制模式包括：MFSK、MASK、MPSK和DPSK；

调制源模块，与选择单元相连接，用于提供调制源以供所述选择单元选择，可供选择的调制源包括：外部调制源、内部调制源和用户自定义调制源；

调制控制单元，其第一输入端与参数配置单元相连接，其第二输入端与选择单元相连接，根据参数配置单元输出的调制波参数和选择单元输出的调制波数据，确定调制的频率控制字、相位信息和衰减系数；

载波存储器，其第一输入端与参数配置单元相连接，接收所述参数配置单元输出的载波波形数据并将其存储，其第二输入端与调制控制单元相连接，接收所述调制控制单元输出的相位信息，将所述相位信息作为地址，读取对应的载波波形数据，并将该载波波形数据输出；

乘法器，其第一输入端与调制控制单元相连接，其第二输入端与载波存储器相连接，根据调制控制单元输出的衰减系数与载波存储器输出的载波波形数据，得到期望波形数据，并将该期望波形数据输出至DAC。

2.如权利要求1所述的装置，其特征在于，所述FPGA还包括：差分编码器，所述差分编码器连接于选择单元与调制控制单元之间，当调制模式为DPSK时，差分编码器对选择单元输出的调制波数据先进行差分编码，再发送给调制控制单元。

3.如权利要求1所述的装置，其特征在于，参数配置单元还输出自定义调制波数据。

4.如权利要求3所述的装置，其特征在于，所述调制源模块包括：

码型转换器，用于提供外部调制源，其接收外调制输入信号，按照系统支持的最高进制Mmax，将外调制输入信号转换为符合格式的Nmax比特调制波数据，其中，Nmax＝log2Mmax；

调制波存储器，用于提供自定义调制源，其与参数配置单元相连接，接收参数配置单元发来的自定义调制波数据并将其存储；

m序列发生器，用于提供内部调制源，其与参数配置单元相连接，根据参数配置单元输出的调制频率fm，输出Nmax比特的伪随机调制数据。

5.如权利要求4所述的装置，其特征在于，所述调制源模块还包括：调制源时钟发生器，

所述调制源时钟发生器接收参数配置单元发来的调制频率fm参数，产生频率为fm的时钟，作为M序列发生器和调制波存储器的参考时钟。

6.如权利要求4所述的装置，其特征在于，所述调制波存储器或/和载波存储器可以使用FPGA内部存储器，也可以使用FPGA外挂存储器。

7.如权利要求1所述的装置，其特征在于，所述调制控制单元包括：

频率选择器，用于根据不同的调制模式、载波频率f和当前进制M，发送相应的频率控制字至相位处理器；

相位处理器，用于累加频率控制字和计算相应的累加相位，并根据累加相位和初始相位，计算并输出所述相位信息至载波存储器；

衰减系数生成单元，用于根据不同的调制模式和当前进制M，发送相应的衰减系数至所述乘法器。

8.如权利要求7所述的装置，其特征在于，所述相位处理器包括：

相位累加器，用于累加频率控制字和计算相应的累加相位；

初始相位生成模块，用于根据不同的调制模式，配置相应的初始相位；

加法器，其第一端与相位累加器相连接，其第二端与初始相位生成模块相连接，根据相位累加器输出的累加相位和初始相位生成配置的初始相位，计算并输出所述相位信息至载波存储器。