[实用新型]视频拼接处理器

说明书

技术领域

本实用新型涉及显示技术领域，尤其涉及一种视频拼接处理器。

背景技术

视频拼接器可以对输入源视频信号根据需求做出拆分、组合、拼接等特定的视频处理，达到理想的播放效果。为了达到处理更多视频源和输出更多输出通道的效果，视频处理核心板的架构搭建就显得尤为重要。

在实现本实用新型过程中，发明人发现现有技术中至少存在如下问题：

例如，现有的一种技术方案为通过多个专用的视频处理芯片作为核心架构的硬件设计方案。这种采用专用处理芯片作为核心处理构架，视频处理功能受限于处理芯片本身，扩展性不强，且无法集成足够强大的性能，因此需要多个不同模块的视频处理芯片来共同完成任务，这种方案并没有降低结构复杂性且功能灵活性不高。

又例如，现有的另一种技术方案为通过一片性能强大的可编辑逻辑器件(例如FPGA)作为核心架构的硬件设计方案。通过一颗高性能的FPGA芯片，可以直接完成六画面四输出的视频处理功能，但其所消耗的资源，例如易失性存储器(RAM)、显示查找表(Look-Up-Table，简称LUT)、数字信号处理(DSP)、引脚(IO)等均是大量的。并且一颗高性能的FPGA芯片，价格也会高出普通的FPGA芯片很多，不利于成本的管控。

实用新型内容

本实用新型实施例提供一种新的视频拼接处理器，以实现在能满足多个视频信号处理任务的前提下有效降低成本的技术效果。

一方面，本实用新型的实施例提供一种视频拼接处理器，包括时钟产生器、微控制器、第一图像处理器和第二图像处理器；其中，所述第一图像处理器和所述第二图像处理器均具有多个视频输入通道且均连接所述时钟产生器和所述微控制器，所述第一图像处理器具有至少一个视频输出通道，所述第一图像处理器具有第一数据交互接口，所述第二图像处理器具有第二数据交互接口，以及所述第一数据交互接口连接所述第二数据交互接口。

另一方面，本实用新型实施例还提供另一种视频拼接处理器，包括时钟产生器、微控制器，还包括：多个可编程逻辑器件，均连接所述时钟产生器和所述微控制器；所述多个可编程逻辑器件具有多个视频输入通道以及至少一个视频输出通道；所述多个可编程逻辑器件之间通过串行器/解串器接口级联。

上述技术方案中的一个技术方案具有如下优点或有益效果：

这种视频拼接处理器，因为采用了多个图像处理器或可编程逻辑器件级联的结构，在微控制器结合下实现对多视频源的视频信息处理任务。视频拼接处理器结构简单，大大提高视频处理的功能扩展性，加大方案设计的灵活性，且更易于实现，可节省开发时间。同时，在确保视频信息处理性能没有降低的基础上可以实现更多画面的叠加，还节约了硬件成本。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型第一实施例的视频拼接处理器的结构示意图；

图2为本实用新型第二实施例的视频拼接处理器的结构示意图；

图3为本实用新型第三实施例的视频拼接处理器的结构示意图；

图4为本实用新型第四实施例的视频拼接处理器的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

第一实施例

如图1所示，本实施例提供一种视频拼接处理器100，其包括第一图像处理器10、第二图像处理器20、微控制器30和时钟产生器40。

本实施例所采用的微控制器30例如是MCU，其作为整个系统的控制、通信与调度核心，并支持多种通信模式，例如支持USB通信、100M以太网(Ethernet)通信。此外，本实施例的微控制器30外连接有存储器31例如eMMC和/或Flash存储器31，同时可以支持与LCD液晶显示屏连接、实时时钟等；微控制器30能够同时负责程序加载、中断处理、参数配置、人机交互、数据存储等功能。