[实用新型]视频拼接处理器

说明书

技术领域

本实用新型涉及视频处理技术领域，尤其涉及一种视频拼接处理器。

背景技术

显示屏可显示单通道视频输入图像，也可同时显示多组视频输入图像，各个通道图像可以平铺形成多宫格，每个通道的图像可以任意比例缩小。这种实现效果多用于监控系统、户外或室内屏幕广告、舞台屏幕显示等应用场景。

传统的多路输入源-单通道输出系统通常采用一个FPGA芯片，该FPGA芯片内部的每个图像处理单元处理m路输入图像数据，总共n个单元处理m×n路输入源的数据，最后拼接输出。其中，图像输入源缩小的比例参数、缓存进内存的地址参数以及从内存读出的地址参数均通过MCU进行配置。

由于单片FPGA的I/O资源和内部处理资源有限，所以传统方案能够处理的最大输入源通常比较少，而采用更多I/O和内部处理资源的单片FPGA会明显增加硬件成本。

实用新型内容

本实用新型的实施例提供一种视频拼接处理器，解决单片FPGA资源有限、硬件成本高的问题。

一方面，提供了一种视频拼接处理器，包括：图像主处理电路和连接所述图像主处理电路的微控制器；所述图像主处理电路包括前级图像处理器和后级图像处理器；所述前级图像处理器具有视频输入接口、第一串行收发器和连接在所述视频输入接口和所述第一串行收发器之间的数据处理单元，所述后级图像处理器具有第二串行收发器、视频输出接口和连接在所述第二串行收发器和所述视频输出接口之间的画面拼接单元，所述第一串行收发器连接所述第二串行收发器。

在本实用新型的一个实施例中，所述前级图像处理器为多个，所述多个前级图像处理器分别连接所述后级图像处理器中的多个所述第二串行收发器，所述多个前级图像处理器与所述后级图像处理器为多对一连接关系。

在本实用新型的一个实施例中，所述多个前级图像处理器之间依次级联。

在本实用新型的一个实施例中，所述后级图像处理器包括第二视频输入接口和连接在所述画面拼接单元和所述第二视频输入接口之间的数据处理单元。

在本实用新型的一个实施例中，所述第一串行收发器和所述第二串行收发器均为吉比特收发器。

在本实用新型的一个实施例中，所述吉比特收发器为串行器/解串器收发器。

在本实用新型的一个实施例中，所述前级图像处理器和所述后级图像处理器均包括可编程逻辑器件。

再一方面，提供了一种视频拼接处理器，包括：微控制器和连接所述微控制器的多个可编程逻辑器件；所述多个可编程逻辑器件包括一个第一可编程逻辑器件和除所述第一可编程逻辑器件之外的多个第二可编程逻辑器件；所述多个第二可编程逻辑器件通过吉比特收发器接口以并联方式连接至所述第一可编程逻辑器件。

在本实用新型的一个实施例中，每一个所述第二可编程逻辑器件具有多个视频输入接口，所述第一可编程逻辑器件具有视频输出接口。

在本实用新型的一个实施例中，所述多个第二可编程逻辑器件之间依次级联。

上述技术方案中的一个技术方案具有如下优点或有益效果：采用多级图像处理器来构建图像主处理电路，其作为前级的图像处理器主要用于对输入源图像的数据处理并将处理后图像数据发送至作为后级的图像处理器，而作为后级的图像处理器主要用于接收处理后图像数据并进行画面拼接输出；通过多级图像处理器来分工合作，可以有效利用图像处理器的I/O资源和内部处理资源，达到降低硬件成本的目的。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型第一实施例中的视频拼接处理器的结构示意图；

图2和图3为单通道多画面拼接显示的不同效果示意图。

图4为本实用新型其它实施例中的视频拼接处理器的结构示意图；

图5为本实用新型另一其它实施例中的视频拼接处理器的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

第一实施例