[实用新型]降低示波器外触发波形抖动的系统、数字芯片和示波器

说明书

技术领域

本实用新型涉及示波器领域，具体涉及一种降低示波器外触发波形抖动的系统、数字芯片和示波器。

背景技术

在进行现代电子设计时，工程师在关注其设计中的电子信号时，经常会出现所需要观测的信号波形数目超过示波器模拟通道个数的情况，因而需要将示波器的触发通道选择为外触发通道(与模拟通道相比，外触发通道输入的波形不能在示波器上显示)。外触发功能属于模拟触发，在使用外触发通道产生的触发信号控制波形采集时，降低外触发通道所带来的波形抖动，提高波形采集的稳定性是非常重要的。

现有技术方案中首先将待测信号同时输出到模拟通道及外触发通道。外触发通道输入端输入的待测信号经过放大耦合电路送到外触发模拟比较器后送给数字芯片。数字芯片采用其内部的锁相环从来自模数转换器(ADC)的随路时钟中恢复出系统时钟，用以产生触发脉冲。该触发脉冲送到外部的外触发脉冲扩展电路中进行线性展宽后送回到数字芯片中。数字芯片使用自身工作的系统时钟对线性展宽后的脉冲进行统计，将统计值转换为触发校正值。

假设模数转换器ADC的采样率为Fc，数字芯片的系统时钟周期为T，则数字芯片每个系统时钟需要处理的并行数据的个数为M＝Fc×T。且外触发脉冲扩展电路能够支持在任何环境下均线性扩展的倍数是固定的，假定为N倍。则可知该扩展电路的分辨率R(每个脉冲统计周期所能表示的采样点的数目)为R＝M÷N＝Fc×T÷N。从公式可知，当Fc越高时，R越大，也就是说单位时间的点数越多，即分辨率越粗糙，所带来的波形抖动越大。

因此，现有技术有待改进和提高。

实用新型内容

本申请提供一种降低示波器外触发波形抖动的系统、数字芯片和示波器，通过产生一个频率为系统时钟频率的K倍的外触发时钟，根据所述外触发时钟产生外触发脉冲信号，以提高示波器采样率，从而降低了波形的抖动，提高了波形采集的稳定性。

根据本实用新型的第一方面，本实用新型提供一种降低示波器外触发波形抖动的系统，包括：

外触发通道，用于接收待测信号；

比较模块，用于将外触发通道输出的信号与比较电平比较，将外触发通道输出的信号转换为高低电平的外触发信号；

触发控制模块，用于产生一个频率为系统时钟频率的K倍的外触发时钟；根据所述外触发时钟和外触发信号，生成外触发脉冲信号；K大于1；

所述外触发通道的输出端通过比较模块连接触发控制模块。

所述的降低示波器外触发波形抖动的系统，其中，所述系统还包括与所述触发控制模块连接的外触发脉冲扩展电路，用于对所述外触发脉冲信号进行线性展宽。

所述的降低示波器外触发波形抖动的系统，其中，所述触发控制模块包括：

锁相环，用于从待测信号的随路时钟中恢复出系统时钟，并产生一个频率为所述系统时钟频率的K倍的外触发时钟；

外触发脉冲生成单元，用于根据所述外触发时钟和外触发信号，生成外触发脉冲信号以控制波形采集；

时间片检测单元，用于根据所述外触发时钟将系统时钟周期分为K个时间片，并检测出所述外触发脉冲信号的发生时间所处的时间片；

扩展脉冲宽度统计单元，用于统计线性展宽后的外触发脉冲信号的宽度，结合外触发脉冲信号所处的时间片得到触发校正值，以对采集波形进行位置校正；

所述锁相环的外触发时钟输出端连接外触发脉冲生成单元的第一输入端、时间片检测单元的第一输入端和扩展脉冲宽度统计单元的第一输入端；所述外触发脉冲生成单元的第二输入端连接比较模块的输出端，所述外触发脉冲生成单元的输出端连接外触发脉冲扩展电路的输入端和时间片检测单元的第二输入端，所述时间片检测单元的输出端连接扩展脉冲宽度统计单元的第二输入端，所述外触发脉冲扩展电路的输出端连接扩展脉冲宽度统计单元的第三输入端。

所述的降低示波器外触发波形抖动的系统，其中，所述系统还包括串接在外触发通道和比较模块之间的外触发通道放大耦合电路，用于对外触发通道输出的信号进行增益控制及交流、直流耦合。

所述的降低示波器外触发波形抖动的系统，其中，所述系统还包括：

模拟通道，用于接收所述待测信号；

波形通道放大及耦合电路，用于对模拟通道输出的信号进行增益控制及交流、直流耦合；

模数转换器，用于将模拟波形信号转换为数字波形信号；

所述模拟通道的输出端通过波形通道放大及耦合电路连接模数转换器的输入端，所述模数转换器的输出端连接锁相环。