[发明专利]哈希分区加速器

权利要求书

1.一种哈希分区加速器，其特征在于，配置为集成于内存上，所述内存为3D堆叠DRAM，该哈希分区加速器配置为集成到3D堆叠DRAM的逻辑层上；

用于加速处理哈希连接分区阶段，该哈希分区加速器包括：

哈希单元，用于从内存中读取分块的关系表中多个元组，然后并行的处理所述多个元组的键，产生多个哈希索引；

直方图单元，用于根据所述多个哈希索引，并行的更新存储在该直方图单元中直方图数据的多个副本，并将更新后的各副本整合为数据一致性的直方图数据表单；

混排单元，用于依据所述多个哈希索引，确定各元组存储于目标数组中的位置，将关系表中的元组复制到目标数组，实现对关系表的划分；

所述哈希单元包括多个并行处理单元以及与所述并行处理单元相同数量的多路选择器，多个并行处理单元分别用于处理各元组的键，产生各元组对应的哈希索引，多路选择器连接于各并行处理单元后端，用于选择哈希索引的输出为直方图单元或者混排单元。

2.根据权利要求1所述的哈希分区加速器，其特征在于，所述直方图单元包括并行增量单元，分别用于根据所述多个哈希索，并行的更新各直方图数据的副本。

3.根据权利要求1所述的哈希分区加速器，其特征在于，所述直方图单元包括多个第一本地存储器，用于存储更新前和更新后的直方图数据的各个副本。

4.根据权利要求3所述的哈希分区加速器，其特征在于，所述副本数量为16，相对应的第一本地存储器数量为16。

5.根据权利要求2所述的哈希分区加速器，其特征在于，所述直方图单元还包括规约单元，用于将各自第一本地存储器的更新后表单整合为数据一致性的表单。

6.根据权利要求1所述的哈希分区加速器，其特征在于，所述混排单元包括：

多个并行的地址读取子单元：根据各所述哈希索引从目标地址数组中读取目标地址；

冲突处理子单元，依据多个目标地址，对有冲突的目标地址，产生基于原始目标地址的偏移，同时也产生相同目标地址的计数值；

分散子单元，用于根据所述偏移和原始目标地址将元组移动到正确的位置，如无冲突则将元组移动至无偏移的目标地址；

更新子单元，根据所述计数值更新目标地址。

7.根据权利要求6所述的哈希分区加速器，其特征在于，所述冲突处理子单元包括复用XNOR网络，该网络输入为冲突的目标地址，输出分别为标地址的偏移和计数值。

8.根据权利要求6所述的哈希分区加速器，其特征在于，各所述地址读取子单元包括第二本地存储器，用于存储目标地址。

9.根据权利要求1所述的哈希分区加速器，其特征在于，还包括编程接口，外部通过该编程接口对直方图单元和混排单元进行操作。