[发明专利]用于高密度SRAM的位线捆扎方案

说明书

本公开涉及用于高密度SRAM的位线捆扎方案。本公开涉及一种结构，其包括写入位开关器件，所述写入位开关器件包括位于存储器单元阵列的不同位置处的多个位开关器件，并且被配置为使能使用捆扎位线的在所述存储器单元阵列的选定列上的特定数量的每位线单元处的写入操作。

技术领域

本公开涉及一种位线捆扎(strap)方案，更特别地，涉及用于高密度静态随机存取存储器(SRAM)的位线捆扎方案，以改善阵列写入和读取循环时间。

背景技术

存储器芯片包括由位线和字线互连的存储器单元阵列。字线和位线用于读取和向存储器单元中的每一个写入二进制值。存储器单元中的每一个代表信息的位。由于每个存储器单元代表信息的位并且可以连接到其他电路，所以期望所有存储器单元的电特性和操作特性是一致的。

存储器单元的操作和电特性依赖于存储器单元在存储器阵列的布局内的位置而变化。例如，沿着存储器阵列的边缘的存储器单元可以具有与位于存储器阵列的内部区域中的存储器单元不同的电特性和操作特性。因此，遍及存储器芯片存储器阵列可能不具有一致的电特性和操作特性。

在高密度技术(例如，7纳米技术或更低)中，静态随机存取存储器(SRAM)的每个金属层是非常阻性的。此外，在SRAM中，位线(BL)被路由到M0金属层(即，SRAM中的最下金属层)以用于读取和写入操作。因此，位线(BL)的RC时间常数(即，作为RC电路电阻与RC电路电容的乘积的RC电路的时间常数)限制了SRAM中的存储器库(bank)的每位线单元(CPBL)的最大数量。此外，在执行多次读取和写入操作之后，RC时间常数会劣化读取和写入循环时间。特别地，写入操作通常比读取操作更敏感，因为位线具有比写入电流更高的读取电流，并且放宽用于读取电流的写入线设置(WL-SET)可以改善读取操作。

发明内容

在本公开的方面中，一种结构包括写入位开关器件，所述写入位开关器件包括位于存储器单元阵列的不同位置处的多个位开关器件，并且被配置为使能使用捆扎位线的在所述存储器单元阵列的选定列上的特定数量的每位线单元处的写入操作。

在本公开的另一方面中，一种结构包括写入位开关器件，所述写入位开关器件包括相对于存储器单元阵列位于不同位置处的第一位开关器件和第二位开关器件，所述写入位开关器件被配置为使能使用静态随机存取存储器(SRAM)中的所述存储器单元阵列的相邻列之间的共享捆扎位线的特定数量的每位线单元处的写入操作。

在本公开的另一方面中，一种方法包括：使用存储器单元阵列的相邻列之间的共享捆扎位线来建立用于写入位开关器件的至少一个写入操作；以及在建立用于所述写入位开关器件的所述至少一个写入操作之后，使用所述共享捆扎位线在所述存储器单元阵列的所述相邻列的选定列的特定数量的每位线单元处执行所述至少一个写入操作。

附图说明

通过本公开的示例性实施例的非限制性实例并参考所述多个附图，在以下详细描述中描述本公开。

图1示出了根据本公开的方面的具有写入位开关(WBS)结构的位线捆扎方案。

图2示出了根据本公开的方面的具有写入位开关(WBS)结构的共享位线捆扎方案。

图3示出了根据本公开的方面的WBS结构的图。

图4示出了根据本公开的方面的使用WBS结构的位线捆扎方案的写入操作的流程图。

图5示出了根据本公开的方面的使用WBS结构的共享位线捆扎方案的写入操作的流程图。

具体实施方式