[发明专利]查表型硬件搜索引擎有效
申请号: | 201711402362.3 | 申请日: | 2017-12-22 |
公开(公告)号: | CN108199969B | 公开(公告)日: | 2020-09-29 |
发明(设计)人: | 张建伟;吴国强;陈晓明;喻言 | 申请(专利权)人: | 大连理工大学 |
主分类号: | H04L12/743 | 分类号: | H04L12/743;G11C15/04 |
代理公司: | 大连智高专利事务所(特殊普通合伙) 21235 | 代理人: | 刘斌 |
地址: | 116024 辽*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 表型 硬件 搜索引擎 | ||
1.一种查表型TL-TCAM硬件搜索引擎,其特征在于,包括SL译码器、TL-TCAM阵列,所述TL-TCAM硬件搜索引擎中存储的数据由对应的TCAM硬件搜索引擎中存储的数据基于如下方式查表得到:将TCAM硬件搜索引擎字电路中每两个三值比特进行分组,每个分组记为T_block,分组T_block映射成TL-TCAM硬件搜索引擎中对应的分组TL_block,每个分组TL_block由四个二值比特组成,将每个分组T_block转换成对应的分组TL_block通过查表操作实现:
针对每一个分组T_block执行如下操作:
用00在分组T_block中进行查表运算,是否命中的结果作为对应的分组TL_block中的第一个二值比特B-bit的值,记为B-bit[1],命中时B-bit[1]=1,否则B-bit[1]=0;
用01在分组T_block中进行查表运算,是否命中的结果作为对应的分组TL_block中的第二个二值比特B-bit的值,记为B-bit[2],命中时B-bit[2]=1,否则B-bit[2]=0;
用10在分组T_block中进行查表运算,是否命中的结果作为对应的分组TL_block中的第三个二值比特B-bit的值,记为B-bit[3],命中时B-bit[3]=1,否则B-bit[3]=0;
用11在分组T_block中进行查表运算,是否命中的结果作为对应的分组TL_block中的第四个二值比特B-bit的值,记为B-bit[4],命中时B-bit[4]=1,否则B-bit[4]=0;
所述的译码器用于将搜索字译码并将其送入TL-TCAM硬件搜索引擎的TL-TCAM阵列,所述译码为使对应于TCAM硬件搜索引擎表格中数据的搜索字SL转换为对应于TL-TCAM硬件搜索引擎表格数据的搜索字LSL;
所述TL-TCAM阵列主要由TL-TCAM硬件搜索引擎的字电路组成,每个字电路主要由多个NOR型TL-TCAM硬件搜索引擎单元NORTL-Tcell并联在匹配线ML上组成,所述NOR TL-Tcell包括反相器T1~T8、NMOS管M1~M4、NMOS管N1~N4、搜索数据线LSL_00、LSL_01、LSL_10、LSL_11、全局屏蔽线GLX、GLX_h、局部匹配线LML、LMR、全局匹配线ML;反相器T1的输入端与反相器T2的输出端相连作为B-bit[1]的数据存储端 M[1],反相器T1的输出端与反相器T2的输入端相连作为B-bit[1]的逻辑“非”的数据存储端 M[1]#,M[1]#端是M[1]端的逻辑“非”;MOS管M1的源极与M[1]#端相连,MOS管M1的栅极与搜索数据线LSL_00连接,MOS管M1的漏极连接于局部匹配线LML;反相器T3的输入端与反相器T4的输出端相连作为B-bit[2]的数据存储端M[2],反相器T3的输出端与反相器T4的输入端相连作为B-bit[2]的逻辑“非”的数据存储端 M[2]#,M[2]#端是M[2]端的逻辑“非”,MOS管M2的漏极与M[2]#端相连,MOS管M2的栅极与搜索数据线LSL_01连接,MOS管M2的源极连接于局部匹配线LMR;反相器T5的输入端与反相器T6的输出端相连作为B-bit[3]的数据存储端M[3],反相器T5的输出端与反相器T6的输入端相连作为B-bit[3]的逻辑“非”的数据存储端 M[3]#,M[3]#是M[3]的逻辑“非”,MOS管M3的源极与M[3]#端相连,MOS管M3的栅极与搜索数据线LSL_10连接,MOS管M3的漏极连接于局部匹配线LMR;反相器T7的输入端与反相器T8的的输出端相连作为B-bit[4]的数据存储端M[4],反相器T7的输出端与反相器T8的输入端相连作为B-bit[4]的逻辑“非”的数据存储端 M[4]#,M[4]#是M[4]的逻辑“非”,MOS管M4的漏极与M[4]#端相连,MOS管M4的栅极与搜索数据线LSL_11连接,MOS管M4的源极连接于局部匹配线LML;MOS管N1的栅极连接全局屏蔽线GLX,MOS管N1的源极接地,MOS管N1的漏极连接于匹配线LMR;MOS管N3的栅极连接于全局屏蔽线GLX_h,MOS管N3的源极连接于局部匹配线LMR,MOS管N3的漏极连接于局部匹配线LML;MOS管N2的栅极连接于局部匹配线LMR,MOS管N2的源极接地;MOS管N4的栅极连接于局部匹配线LML,MOS管N4的源极连接MOS管N2的漏极,MOS管N4的漏极连接于全局匹配线ML。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大连理工大学,未经大连理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711402362.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:路由处理方法及装置
- 下一篇:一种软件定义网络中数据包路径重构方法