[发明专利]计算每一中央处理单元预取的逻辑块号的最佳数目

说明书

本公开一般涉及在主机装置请求数据之前从一个或多个CPU预取数据。预取的数据从存储器预取并被存储在高速缓存中。如果主机装置请求还没有在高速缓存中的数据，则进行关于是否调度数据以写入高速缓存中的判断。如果数据不在高速缓存中并且没有被调度以写入高速缓存中，则数据从存储器恢复并传递到主机装置。如果数据被调度以写入高速缓存中、或者当前正被写入高速缓存中，则恢复数据的请求被延迟或调度，从而一旦数据在高速缓存中就恢复数据。如果数据已经在高速缓存中，则将数据传递到主机装置。

技术领域

本公开的实施例一般涉及在从主机装置接收对于数据的请求之前、用于在高速缓存存储器中预取(prefetching)数据的方法和设备。

背景技术

在多处理器硬盘驱动器或SSD环境中，使用多个处理器以在存储器中同时预取主机预期将来读取所需的数据。为了这样做，“主”处理器可以分配哪些处理器将预取期望范围，使得多个处理器不会正从盘或NAND读取相同数据，如果允许的话，这将导致不可解决的冲突。作为选择，可以利用固件代码中的不同范围对不同处理器进行硬编码(hardcoded)。

典型地按照LBN粒度从盘或NAND读取数据。然而，主机能请求按照作为LBN的子集的LBA粒度读取数据。由于此，可能在单一命令中，主机将请求与两个不同处理器的预取范围重叠的数据，这并不是最佳的，因为将需要附加开销(overhead)，以在将数据返回到主机之前将所有数据移动到一个处理器。

作为示例，如果预取引擎预测主机正顺序发送具有6个LBN的长度的命令，则两个不同处理器可预取LBN，其中第一处理器具有LBN 1-3并且第二处理器具有LBN 4-6。LBN 1-3具有LBA1-299，而LBN 4-6具有LBA300-599。如果主机装置在LBA275开始读取并且对于一个LBN顺序读取，则主机将尝试读取LBA275-325。然而，这些LBA跨越(span)LBN 3和4，这将引起问题，因为LBN在两个不同处理器上高速缓存。

所以，现有技术中存在按照更有效的方式预取数据的需求。

发明内容

本公开一般涉及在主机装置请求数据之前、从一个或多个CPU预取数据。预取的数据从存储器预取并被存储在高速缓存中。如果主机装置请求还没有在高速缓存中的数据，则进行关于是否调度数据以写入高速缓存中的判断。如果数据不在高速缓存中并且没有被调度写入高速缓存中，则数据从存储器恢复并传递到主机装置。如果数据被调度写入高速缓存中、或者当前正被写入高速缓存中，则恢复数据的请求被延迟或调度，从而一旦数据在高速缓存中就恢复数据。如果数据已经在高速缓存中，则将数据传递到主机装置。应理解的是，尽管这里公开的示例涉及NAND存储器，但是这里的实施例也可等同应用到硬盘驱动器(HDD)储存器。

在一个实施例中，一种系统包括：主机装置和耦接到该主机装置的存储器系统。该存储器系统包括：第一CPU；至少一个附加CPU；以及存储器装置，耦接到所述第一CPU和所述至少一个附加CPU。该系统还包括确定要预取的LBN的数量、并促使所述数量的LBN被预取和写入到高速缓存中的部件。

在另一实施例中，一种方法包括：从主机装置接收读取第一数据的第一请求，并从耦接到多个CPU的存储器装置接收读取第二数据的第二请求，其中所述多个CPU中的第一CPU具有高速缓存储存器；使用该第一CPU从该存储器装置读取该第一数据；使用所述多个CPU中的第二CPU从该存储器装置读取该第二数据；将该第一数据和该第二数据写入到该高速缓存储存器中；从该高速缓存储存器读取所述第一和第二数据；以及将所述第一和第二数据传递到该主机装置。