[发明专利]栅极驱动电路和显示装置

权利要求书

1.一种栅极驱动电路，包括多级栅极驱动单元，其特征在于，每级所述栅极驱动单元包括：第一晶体管、第二晶体管、第三晶体管、第十四晶体管以及单晶体管削角模块，

所述第一晶体管的控制端接收前级栅极传递信号，所述第一晶体管的第一通路端接收前级栅极驱动信号，所述第一晶体管的第二通路端与第一节点相连，

所述第三晶体管 的控制端接收后级栅极驱动信号，所述第三晶体管的第一通路端接收第三时钟信号，所述第三晶体管的第二通路端与所述第一节点相连，

所述第二晶体管的控制端与所述第一节点相连，所述第二晶体管的第一通路端接收第二时钟信号，所述第二晶体管的第二通路端输出本级栅极驱动信号，

所述第十四晶体管的控制端与所述第一节点相连，所述第十四晶体管的第一通路端接收所述第二时钟信号，所述第二晶体管的第二通路端输出本级栅极传递驱动信号，

所述单晶体管削角模块仅包括第十七晶体管，所述第十七晶体管的控制端接收控制信号，所述第十七晶体管的第一通路端接收所述前级栅极驱动信号，所述第十七晶体管的第二通路端与所述第一节点相连，

其中，所述单晶体管削角模块用于调整所述第一节点电压以调整所述本级栅极驱动信号，

在预充电阶段与上拉阶段，所述控制信号保持低电平以关断所述第十七晶体管。

2.根据权利要求1所述的栅极驱动电路，其特征在于，每级所述栅极驱动单元还包括：稳定模块、第十二晶体管以及第十三晶体管，

所述第十二晶体管的控制端与所述第一节点相连，所述第十二晶体管的第一通路端接收第一参考信号，所述第十二晶体管的第二通路端输出第一下拉信号，

所述第十三晶体管的控制端与所述第一节点相连，所述第十三晶体管的第一通路端接收第一参考信号，所述第十三晶体管的第二通路端输出第二下拉信号，

所述稳定模块，与所述第一节点相连，用于根据所述第一节点的电压、所述第一下拉信号、所述第二下拉信号、第一时序信号、第二时序信号、所述第一参考信号与第二参考信号向所述第二晶体管的第二通路端提供第一稳定信号、向所述第十四晶体管的第二通路端提供第二稳定信号。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述稳定模块包括第一稳定模块与第二稳定模块，

所述第一稳定模块与所述第二稳定模块交替工作，以用于稳定所述本级栅极驱动信号与所述本级栅极传递信号。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述第十二晶体管的第二通路端与第二节点相连，所述第一稳定模块包括：第八晶体管、第十晶体管、第四晶体管、第六晶体管以及第十五晶体管，

所述第八晶体管的控制端与第一通路端相连接收所述第一时序信号，所述第八晶体管的第二通路端与所述第二节点相连，

所述第十晶体管的控制端接收所述第一时序信号，所述第十晶体管的第一通路端与接收所述第一参考信号，所述第十晶体管的第二通路端与第三节点相连，

所述第四晶体管的控制端与所述第二节点相连，所述第四晶体管的第一通路端与所述第一节点相连，所述第四晶体管的第二通路端接收所述第一参考信号，

所述第六晶体管的控制端与所述第二节点相连，所述第六晶体管的第一通路端接收所述第二参考信号，所述第六晶体管的第二通路端与所述第二晶体管的第二通路端相连，以提供所述第一稳定信号，

所述第十五晶体管的控制端与所述第二节点相连，所述第十五晶体管的第一通路端接收所述第二参考信号，所述第十五晶体管的第二通路端与所述第十四晶体管的第二通路端相连，以提供所述第二稳定信号。