[发明专利]一种信号测试装置

说明书

本发明公开了一种信号测试装置，该信号测试装置包括：主板、测试夹具、示波器，测试夹具和主板连接，测试夹具还和示波器连接；其中，测试夹具包括：夹层卡连接器、PCIE插槽，主板上的中央处理器和夹层卡连接器连接，夹层卡连接器和PCIE插槽连接，PCIE插槽和示波器连接。本发明通过夹层卡连接器和PCIE插槽连接，从而通过上面这种设计后的测试夹具，能够将夹层卡连接器这种非标准的连接器信号转换为PCIE插槽这种标准连接器的信号，进而能够进行夹层卡连接器的非标准PCIE接口信号的多种测试。

技术领域

本发明涉及计算机领域，具体来说，涉及一种信号测试装置。

背景技术

Mezzanine Card(或夹层卡，或简称为MEZZ卡)是一个应用范围、适应环境范围和市场领域范围都很广的PCIE(Peripheral Component Interconnect express，外部设备高速互连标准，其是一种高速串行计算机扩展总线标准)卡，该夹层卡通常用作网络交换卡。此外，OCP(Open Compute Project，开放计算项目)连接器是夹层卡的一个重要的组成部分，它连接由CPU提供的PCIE高速信号引脚和夹层卡的I/O接口。另外，根据夹层卡设计标准OCP夹层卡2.0设计规范的规定内容，整个OCP卡由子板模块(主板和Mezzanine卡互联的连接器)、载卡(或称中间层模块)两部分构成，其中，子板模块和载卡之间由连接器连接，子板模块上连接器使用公座，载卡上连接器使用母座。同时，载卡的连接器的引脚与具有可配置IO资源的芯片(例如，CPU)引脚通过PCB设计连接在一起，子板模块上连接器引脚与IO接口也是通过PCB设计连接起来。此外，子板PCB上可以设计不同的IO接口实现不同的功能，这样，同一个载卡可以通过子板的设计实现不同的扩展功能，使芯片的应用更加灵活。

此外，由于PCIE设备具有高速信号速率高(目前可到8Gb/s)，带宽足(8条链路总带宽为8GB/s)的优点，其被广泛用于高速信号链路设计，因此PCIE高速总线也被用于夹层卡的设计，而连接夹层卡的载卡和子板连接器由于密度大，探棒点测比较困难，精准度无法保证，给一致性测试带来极大的困难，难以保证高速信号的完整性。

此外，目前PCIE通用接口信号完整性发送端和接收端的一致性测试，一般通过PCI-SIG协会提供的标准PCIE测试夹具。同时，发送端测试的测试方法为：发送端测试时通过CLB(Compliance Load Board，一致性载入板)测试夹具引出差分对REFCLK(参考时钟)和差分对DATA，然后用示波器采集REFCLK和DATA信号波形，利用PCI-SIG公司提供的软体SIGTEST分析波形，利用内嵌的SPEC眼图模板分析被采集信号的眼高和眼宽，进一步对比分析信号质量是否符合协会的标准。另外，接收端测试的测试方法为：接收端测试要求进行误码率测试，其测试原理为通过信号发生器产生PRBS(伪随机比特序列)码型，通过CLB测试夹具到CPU的接收端，CPU通过内部的loopback(回环模式)将接受到的码型通过发送端回环到CLB，然后通过连接器到信号发生器的接收端，信号发生器通过对比发送端和接收端的码型，可以侦测出码型是否有变化，从而计算出误码率。但是，当前PCIE信号互联接口的连接器较多，对于非标准的接口没有统一的测试夹具。

针对相关技术中的问题，目前尚未提出有效的解决方案。

发明内容

针对相关技术中的问题，本发明提出一种信号测试装置。

本发明解决其技术问题所采用的技术方案是：构造一种信号测试装置，该信号测试装置包括：主板、测试夹具、示波器，测试夹具和主板连接，测试夹具还和示波器连接；其中，测试夹具包括：夹层卡连接器、PCIE插槽，主板上的中央处理器和夹层卡连接器连接，夹层卡连接器和PCIE插槽连接，PCIE插槽和示波器连接。

根据本发明的一个实施例，测试夹具具有相对设置的第一表面和第二表面，其中，夹层卡连接器设置在第一表面上，PCIE插槽设置在第二表面上。

根据本发明的一个实施例，测试夹具上设有多个定位孔。