[发明专利]一种导航系统核心处理电路设计方法

权利要求书

1.一种导航系统核心处理电路设计方法，其特征在于，包括以下步骤：

第一步为基于多核FT－Q6713J/500处理器芯片的核心电路设计；

第二步为多通道高精度的温度采集电路设计；

第三步为高实时性高鲁棒性的数据传输电路；

第四步为高速1553B总线电路的设计；

第五步为惯性导航系统的健康监测电路设计；

所述核心电路设计为采用多核FT－Q6713J/500处理器芯片，同时采用基于EMIF总线的内部自举方式；

所述自举方式是在多核FT－Q6713J/500处理器芯片自举过程中，Core0通过驻留的在线编程功能生成目标码并完成烧写；系统上电后首先完成主核Core0的引导，再通过其它核的全局地址用Core0的完成机器码从Flash至其他各Core的片上存储器的搬运，最后触发各个核的入口地址，完成各个核的复位进入入口；

温度采集电路设计为基于高精度测温专用AD芯片ADS1148、ADS1148内部有两个完全相同的恒流源IDAC，两个电流源的参数完全相同，没有引入测量误差；设计中采用三线制RTD的接法采用一种比率结构产生参考电压，提高系统的精度；同时针对温度传感器非线性的特性，采用最小二乘多项式拟合、二分法查表的方法对温度测量的非线性误差进行了校正与补偿，提高系统温度测量的精度；

所述数据传输电路设计为在惯性导航系统中，需要具备将传感器采集得到数据实时、可靠地进行传输和解算，设计中采用一路全双工双冗余高速串口传输采集到的陀螺及加表脉冲信息；通信速率比特率不低于2Mbps；通信接口电路应有冗余、容错、检错及可自测能力以保证传输数据的可靠性，同时通信过程不占用CPU资源；所述高速串口传输采集可靠性是指在满足0.5ms通信周期的情况下，每一群数据中通过增加帧副本、校验码及可靠性编码的手段来提高通信可靠性；为保证通讯协议的鲁棒性，在设计收、发逻辑时实现以下功能：

a)在发送逻辑设计上，A、B通道相互独立，数据传输时间上可错开，错开时间可调，范围：0～63.75us，分辨率0.25us；避免外部干扰在同一时刻造成A、B通道上信号的畸变，但应保证0.5ms通信周期要求；

b)在接收电路中，设置监控电路，监测接收超时故障和同步错误，并可以完成错误标志的置位、错误计数和接收逻辑的复位；

c)收发逻辑电路在设计上考虑可测试性，在上电自测试并给出测试结果或能保证在外部逻辑电路的控制下完成功能的测试；

d)A、B两个通道接收逻辑均应设计缓冲区，接收缓冲区接收存储最新的一群正确数据，缓冲区的设计通过采用乒乓操作避免外部读操作与内部写操作资源竞争问题，保证外部逻辑电路在任意时刻能够读取到最近一次接收到的正确数据；

e)对于接收的一群数据中若有接收错误，且不能恢复正确数据，则抛弃整群数据，同时对抛弃行为和抛弃次数有直接或间接的记录；

所述惯性导航系统的健康监测电路设计为：

惯性导航系统通过设计心跳监控、状态识别和电源及驱动电流检测电路，从而实现故障的快速检测，进而保证导航系统核心电路的运行健康，健康检测电路设计包括：

a)心跳离散量监测电路：离散量输入输出包含4路复位输入信号，1路复位使能输入信号，1路编程使能输入信号，4路DSP心跳输出信号和4路DSP离散输出信号，均要求光耦隔离；信号隔离根据通道数量，设计采用HCPL－6651或HCPL－0631；

b)电源及二次电源检测电路

电压采集前端通过运放FX147调理后，进入A/D采集电路。

2.如权利要求1所述的导航系统核心处理电路设计方法，其特征在于，所述高速串口传输采集的通讯协议为设计中每周期每通道收发数据长度可配置，配置范围为0－2N Byte，其中N的范围为1－25，N缺省为15，在缺省长度下，每周期每通道发送有效数据为15个字为一群，一群中每个字定义为一帧，每群及每帧数据在发送前均须同步，每帧有校验位，高速串口的通信数据采用曼彻斯特编码方式，约定群同步信号、帧同步信号、校验位宽度和数据的曼码格式，每帧数据发送时高位在前、低位在后，每帧数据格式，数据码为曼彻斯特Ⅱ型双相电平码，逻辑1为双极编码信号1/0，逻辑0位双极编码信号0/1，过零跳变发生在每一位时的中点。

3.如权利要求1所述的导航系统核心处理电路设计方法，其特征在于，所述第四步高速1553B总线电路的设计；

高速1553B模块采用高速1553B协议芯片HT－61843GB－2实现协议转换，HT－61843GB－2内含独立两信道通讯控制逻辑，具有灵活的RT数据缓冲区，可选择消息包监视，支持同时MT/RT模式。