[发明专利]一种基于FPGA控制逻辑的算法组态软件设计方法

说明书

本发明属于核电站DCS数字化监控与保护技术领域，具体涉及一种基于FPGA控制逻辑的算法组态软件设计方法。本发明提供了一种基于FPGA控制逻辑的算法组态软件设计方法，从而应用于核电站控制器算法控制逻辑的集成调试开发环境，实现算法组态、算法库、变量等模型的管理、离线仿真、在线监视、控制等一系列功能。

技术领域

本发明属于核电站DCS数字化监控与保护技术领域，具体涉及一种基于FPGA控制逻辑的算法组态软件设计方法。

背景技术

在核电站安全级DCS数字化控制系统中，各控制站需要根据预先设定的算法实现各种控制保护逻辑，这些保护逻辑需要利用工程师站的算法组态工具进行逻辑的组态，同时需要对这些算法逻辑进行调试和监控。

FBD(Function Block Diagram)功能块图是指一种图形化的编程语言，在过程控制领域应用广泛，也是IEC 61131-3规范中的五种编程语言之一。

FBD是一种可视化语言，用户可以通过鼠标拖、拽等操作，以搭积木的简单方式进行算法控制逻辑的图形化组态，而无需复杂的编程过程即可完成工程业务的算法要求。因此，亟需研制一种基于FPGA控制算法的上位机应用软件。

发明内容

本发明要解决的技术问题是提供一种基于FPGA控制逻辑的算法组态软件设计方法，从而应用于核电站控制器算法控制逻辑的集成调试开发环境，实现算法组态、算法库、变量等模型的管理、离线仿真、在线监视、控制等一系列功能。

为了实现这一目的，本发明采取的技术方案是：

一种基于FPGA控制逻辑的算法组态软件设计方法，包括以下方面：

1)算法组态软件参考PLC逻辑组态IEC61131-3标准中规定的Function BlockDiagram实现算法逻辑的图形化组态，实现对算法图页、变量、算法库的管理；

2)算法组态软件只负责实现算法逻辑的封装和定义，不负责具体算法逻辑的实现，具体算法逻辑的实现由烧写在FPGA中的算法执行器和算法块实现；

3)根据图形化算法组态的逻辑生成算法映射文件，将算法组态中的变量引用、算法块实例和连线转化为FPGA算法执行器可识别并执行的二进制映射文件，并根据该文件的数据内容加上维护协议的包头信息，生成控制器的下装文件；

4)通过自定义的链路层通信协议，通过网卡驱动对网卡进行读写实现算法逻辑映射的下装和控制器维护模式下的监视、控制调试功能；

5)上位机所生成的算法映射文件反映算法逻辑的接口映射关系，通过FPGA控制器实现该算法。

本发明技术方案的有益效果在于：

1)基于FPGA的功能块图形化组态，不需要用户具有编程的能力；

2)算法组态与变量组态集成，由变量管理器统一管理变量，不需要在算法组态中定义变量，与整个DCS系统工程师站总控软件集成和适当的封装，减少工作量，使工程组态一气呵成。

应用本发明技术方案的NicSys8000N平台的算法组态功能与传统的基于PLC或ARM、POWERPC等利用上位机软件编程后生成编程代码并通过交叉编译器编译之后，再下装到控制器CPU中的方案不一样，前者是由上位机实现的算法逻辑和代码生成及编译，其中的过程具有不易实现，难以证明安全性，实时性差的特点。

本系统是整个逻辑设计方案的一个优势亮点，使得算法逻辑的设计不但可以通过图形化的方式在上位机中方便的实现和调试，而又使得算法逻辑实现和执行都在控制器中进行，提高了系统的可靠性和效率，低了验证成本。

具体实施方式

下面结合具体实施例对本发明技术方案进行详细说明。