[发明专利]一种源跟随电路

权利要求书

1.一种源跟随电路，其特征在于，包含N型MOS管M0、M1，本征MOS管M2、M3、M4，偏置电流源I0、I1、I2、I3，电阻R0；

M2管的漏极、偏置电流源I0的输入端、M4管的漏极，分别与电源电压VDD连接；

M0管、M1管的源极连接偏置电流源I1的输入端，M0管的栅极连接基准电压VREF；M0管的漏极与M2管的源极连接；M1管的栅极及漏极，与M2管的栅极、M3管的源极相连；

偏置电流源I0的输出端连接M3管的漏极；偏置电流源I0的输出端还通过电阻R0，与M4管的栅极、M3管的栅极、偏置电流源I2的输入端相连；偏置电流源I1、I2、I3的输出端接地；

M4管的源极连接偏置电流源I3的输入端，与输出电压VOUT对应， VOUT=VREF。

2.如权利要求1所述源跟随电路，其特征在于，

偏置电流源I0、I1、I2对应的电流值为I₀、I₁、I₂，I₁=(I₀-I₂)*2。

3.如权利要求2所述源跟随电路，其特征在于，

M0管和M1管的导通电流相等，都等于I₁/2。

4.如权利要求1或3所述源跟随电路，其特征在于，

通过M2管，使M0管、M1管形成共源共栅结构；

其中，VA=VREF；电压VA为M1管的栅极及漏极、M2管的栅极、M3管的源极相连的节点的电压。

5.如权利要求4所述源跟随电路，其特征在于，

M3管工作于饱和区；

R₀*I₂ > -Vth，且R₀*I₂ < VDD-VB；

VB=VA+Vth；VOUT=VB-Vth=VA=VREF；

其中，电阻R0的阻值为R₀；偏置电流源I2的电流值为I₂；

电压VB为该电阻与M4管的栅极、M3管的栅极、偏置电流源I2的输入端相连的节点的电压；Vth为本征MOS管的阈值电压。