[发明专利]一种可变分数倍采样率的选取方法

说明书

本发明公开了一种可变分数倍采样率的选取方法，首先获取抗混叠时采样率和采样率转换倍数的取值范围，取值范围与输出波形的重复频率相关，然后，根据DDWS波形发生器的最大采样率与DDWS波形发生器输出波形的重复频率的比值，DDWS波形发生器中滤波器的截止频率与DDWS波形发生器的最大采样率、DDWS波形发生器输出波形的最高频率与DDWS波形发生器的最大采样率的关系，获取采样率转换倍数的具体值并得到采样率。使其在避免频谱混叠的前提下尽可能地减小采样率点数，以减少DDWS波形发生器的硬件工作量和所需的存储深度。本发明中的采样率是可以随着输出波形的频率发生改变的，与输出波形之间的联系更紧密，灵活性更强，且减小了仪器的硬件工作量。

技术领域

本发明属于任意波形发生器技术领域，更为具体地讲，涉及一种可变分数倍采样率的选取方法。

背景技术

随着现代通信技术的快速发展，测试系统对信号频率的精确度和稳定性要求越来越高。相比于传统的模拟方式的频率合成技术相比，直接数字合成技术(DDS技术)是一种全数字方式的频率合成技术，因其具有频率分辨率高、转换时间快、相位噪声低等优点，DDS技术成为了目前应用最广泛的频率合成技术。

DDS技术采用查找表的结构，存入查找表中的波形数据通过高速DAC最终转换为理想的目标波形。基于DDS的波形含成技术根据结构和原理的差异，可分为有两种：直接数字频率合成(DDFS)技术和直接数字波形合成(DDWS)技术。

由于DDFS技术采用抽点方式输出波形数据点，属于非顺序读取，导致存储器的读取速率受限，波形存储器内的数据点并非全部输出而是依据频率控制字等间隔输出，因此不适合于复杂信号的合成。同时，受波形査找表存储容量的限制，DDFS的相位累加器位数无法取较大的值。

由于DDWS技术采用逐点方式输出所有的数据点，不存在相位截断误差，因此保留了原始波形的所有细节，可以无丢失地还原波形。

DDWS的系统框图如图1所示。DDWS架构主要包括系统控制单元、波形设计单元、可编程时钟产生单元、地址产生单元、高速储存器和信号输出单元6个部分。其工作原理为根据目标信号特性，设计转换速率和波形长度等参数，计算出信号各点幅度值，并将数据预先存储在高速存储器中，FPGA根据用户看控制或特定协议，将波形数据从高速存储器(RAM)中读出，经由高速信号输出单元(DAC)完成波形信号的合成。此时计算出的采样点数从可编程时钟单元输入，然后参与采样。

国内、外学者一直对DDWS保持浓厚的兴趣，对其进行了深入而广泛的研究和应用。Zhao Yingxiao等人基于DDWS技术，针对雷达系统产生了多波段高频率LFM调制信号。鲍晓祺、GuoGuangkun等人使用传统地址累加器和状态机相结合的方法实现了序列波形、触发等待等复杂波形功能。这些波形合成方法主要使用了复杂的地址发生器来进行波形合成，有些还不具备对序列波形的合成能力。2011年，Matthew T.Hunter等人提出了一种具有ARBITRARY因子插值器和固定频率DAC采样时钟的AWG，它包括提供数字的波形存储器波形信号采样率和任意因子内插器(AFI)耦合以接收数字波形信号或经处理的数字波形信号。

采样率的选取是任意波形发生器的关键技术之一，合适的采样率对于输出波形的重构有重要影响。传统任意波形发生器可选取的采样率有可变整数倍采样率、固定任意倍采样率等。在实际采样过程中，选取整数倍采样率的方法是将输出波形的频率转换到采样率上，采样率是可以随着不同信号的频率而发生改变，但有时不能同时满足避免频谱混叠与准确地重构信号的要求，从而使恢复的波形失真严重；选取任意倍采样率的方法是将采样信号的频率转换到一个固定的采样率上，这个采样率是任意的，可以为分数，但为了使重构信号与原信号接近，所需采样点数可能很大，从而加大了硬件的工作量。

发明内容

本发明的目的在于克服现有技术的不足，提出一种可变分数倍采样率的选取方法，采样率在满足抗混叠的前提下，前提下尽可能地减小采样率点数，以减少信号发生器的硬件工作量和所需的存储深度。