[发明专利]一种视频处理系统

说明书

本发明提供一种视频处理系统。该视频处理系统包括存储设备、多路解复用电路和句法解析器。存储设备包括第一缓存器和第二缓存器。多路解复用电路对输入比特流执行多路解复用操作，以将视频比特流写入到第一缓存器，并将存储在第一缓存器的视频比特流的比特流部分的起点写入到第二缓存器。每个起点表示存储在第一缓存器内的对应比特流部分的起始地址。句法解析器包括句法解析电路和句法解析控制电路；句法解析控制电路从第二缓存器中发出起点，将发出的第一起点分配给句法解析电路，并触发选择的句法解析电路开始根据所述发出的起点从第一缓存器中读出的第一比特流部分的句法解析。本发明能实现低延时且高性能的视频解码。

技术领域

本发明的所公开实施例涉及视频数据处理，且更具体而言，涉及一种具有多个句法解析(syntax parsing)电路和/或多个后解码(post decoding)电路的视频处理系统。

背景技术

一个传统的视频系统设计包括视频发送系统(或者视频记录系统)和视频接收系统(或者视频播放系统)。关于视频发送系统/视频记录系统，其包括视频编码器、音频/视频多路复用电路和发送电路。关于视频接收系统/视频播放系统，其包括接收电路、音频/视频多路解复用电路、视频解码器和显示引擎。然而，由于视频发送系统/视频记录系统中超长记录延时以及视频接收系统/视频播放系统中超长播放时间，传统的视频系统设计无法满足某些超低延时应用的要求。一般地，熵解码是视频解码的性能瓶颈，并且熵解码的性能对比特率比较敏感。高比特率实现更好质量，但是导致较大延时。通常，单个熵编码电路根据其容量具有最高比特率上限。因此，使用单个熵解码电路无法满足视频接收系统/视频播放系统的低延时且高性能的要求。

发明内容

根据本发明的示例性实施例，本发明提出一种具有多个句法解析电路和/或多个后解码电路的视频处理系统来解决上述问题。

根据本发明的第一方面，公开一种实例性的视频处理系统。所述实例性的视频处理系统包括存储设备、多路解复用电路和句法解析器。存储设备包括第一缓存器和第二缓存器。多路解复用电路用于接收输入比特流，并对所述输入比特流执行多路解复用操作，以将视频比特流写入到所述第一缓存器，并将存储在所述第一缓存器的所述视频比特流的多个比特流部分的多个起点写入到所述第二缓存器，其中每个起点表示存储在所述第一缓存器内的对应比特流部分的起始地址。句法解析器包括多个句法解析电路和句法解析控制电路。所述句法解析控制电路用于从所述第二缓存器中发出第一起点，将所述发出的第一起点分配给从所述多个句法解析电路中选择的空闲的第一句法解析电路，并触发所述选择的第一句法解析电路开始根据所述发出的第一起点开始句法解析从所述第一缓存器中读出的第一比特流部分。

根据本发明的第二方面，公开一种实例性的视频处理系统。所述实例性的视频处理系统包括存储设备、多路解复用电路、句法解析器和后解码器。存储设备包括第一缓存器和第二缓存器。多路解复用电路用于接收输入比特流，并对所述输入比特流执行多路解复用操作，以将视频比特流写入到所述第一缓存器。句法解析器用于对所述视频比特流的多个比特流部分执行句法解析，以分别生成多个通用二进制熵句法数据部分，并将通用二进制熵句法数据部分写入到第二缓存器中，其中每个所述比特流部分包含算术编码的句法数据，每个所述通用二进制熵句法数据不包含算术编码句法数据。所述后解码器包括多个后解码电路和后解码控制电路。每个所述后解码电路包括通用二进制熵句法解码器，所述通用二进制熵句法解码器用于对从所述第二缓存器中读出的一个通用二进制熵句法数据部分执行通用二进制熵句法解码，以输出解码句法数据。后解码控制电路用于将第一通用二进制熵起点分配给从所述多个后解码电路中选择的空闲的第一后解码电路，并触发所述选择的第一后解码电路开始根据所述第一通用二进制熵起点从所述第二缓存器中读出的第一通用二进制熵句法数据部分的后解码，其中所述第一通用二进制熵起点表示存储在所述第二缓存器内的所述第一通用二进制熵句法数据部分的起始地址。

本发明通过多个句法解析电路来执行不同编码块行的比特流部分的算术解码，和/或通过多个后解码电路执行不同编码块行的UBE句法数据部分的后解码，从而实现低延时且高性能的视频解码器系统。