[发明专利]基于AVS2编码的硬件抽象平台系统和设备

说明书

技术领域

本发明涉及视频处理技术领域，尤其是涉及基于AVS2编码的硬件抽象平台系统和设备。

背景技术

嵌入式系统设计过程中，传统采用“瀑布式”的设计思想，首先是硬件平台的制作和调试，而后是在已经定型的硬件平台的基础上再进行软件设计。由于硬件和软件的设计过程是串行的，因此需要很长的设计周期，这种软硬件平台串行的设计方式，导致硬件平台开发有着周期长、难度大、成本高、扩展性差等问题。

硬件抽象层技术隐藏了特定平台的硬件接口细节，为操作系统提供虚拟硬件平台，硬件抽象层能够使软件设计在硬件设计时，同时进行或并发进行，从而缩短了整个设计周期，减少了开发难度。但是，目前采用的硬件抽象层技术大多侧重于描写硬件抽象层这个概念的具体实现方式，或者侧重于硬件抽象层与底层硬件的通信交互方式，而没有侧重于搭建一个硬件抽象平台去实现视频编码的整体流程。

综上所述，目前的软硬件平台开发周期长、难度大、成本高，没有简化上层应用的硬件抽象平台，去实现AVS2编码。

发明内容

有鉴于此，本发明的目的在于提供基于AVS2编码的硬件抽象平台系统和设备，可以实现上层应用与底层硬件的隔离化，简化上层应用部署和开发难度，提高灵活性。

第一方面，本发明实施例提供了基于AVS2编码的硬件抽象平台系统，包括：上层应用、平台接口层和平台基础服务，所述上层应用、所述平台接口层和所述平台基础服务依次连接，其中，所述上层应用包括应用进程，所述平台基础服务包括基础服务进程；

所述平台接口层，用于通过应用程序编程接口API接收所述应用进程发送的第一数据信息，并将所述第一数据信息通过共享内存和消息队列的方式发送给所述基础服务进程；

所述基础服务进程，用于对所述第一数据信息进行处理，得到处理的第一数据信息，并将所述处理的第一数据信息通过所述平台接口层发送给所述应用进程。

进一步的，还包括现场可编程门阵列FPGA，所述FPGA用于通过PCIe接口接收所述基础服务进程发送的所述处理的第一数据信息。

进一步的，所述平台接口层包括写消息队列，所述平台接口层还用于将所述第一数据信息通过所述写消息队列发送给所述基础服务进程。

进一步的，所述平台接口层还包括读消息队列，所述平台接口层还用于通过所述读消息队列接收所述基础服务进程发送的所述处理的第一数据信息，并将所述第一数据信息分发到各个通道对应的消息队列中，其中，各个通道对应的消息队列存储在缓冲区队列中。

进一步的，所述平台接口层，还用于从所述缓冲区队列中选取至少一个通道对应的消息队列，并读取选取的所述至少一个通道对应的消息队列中的数据信息。

进一步的，还包括中央处理器CPU，所述FPGA还用于以直接内存存取DMA的方式读取所述CPU的第二数据信息，并将所述第二数据信息通过所述基础服务进程发送给所述应用进程。

进一步的，所述FPGA还用于通过所述基础服务进程接收所述应用进程发送所述第一数据信息，并将所述第一数据信息以所述DMA的方式发送给所述CPU。

进一步的，所述PCIe接口包括查询控制接口、数据采集接收接口、数据发送接口和数据交互接口。

第二方面，本发明实施例还提供基于AVS2编码的硬件抽象平台设备，包括如上所述的硬件抽象平台系统。

进一步的，多个所述硬件抽象平台设备进行级联，多个所述硬件抽象平台设备分别对应多个计算节点，所述多个计算节点构成计算集群。

本发明实施例提供了基于AVS2编码的硬件抽象平台系统和设备，可以实现上层应用与底层硬件的隔离化，简化上层应用部署和开发难度，提高灵活性。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的基于AVS2编码的硬件抽象平台系统示意图；