[发明专利]一种C-RAN多路传输模块的电路及其控制方法

权利要求书

1.一种C-RAN多路传输模块的电路，其特征在于，包括多路不同波长的白光单元、电源延时控制单元、时钟数据恢复电路、多路不同波长的彩光单元、光解复用单元、主控制器和通讯单元，具体的：

所述多路不同波长的彩光单元和/或白光单元的各使能接口连接所述电源延时控制单元，所述电源延时控制单元还连接主控制器，用于在收到主控制器的控制指令后，电源延时控制单元按照预设时序控制每一路彩光单元和/或白光单元的上电时序；

所述彩光单元用于将接收自光解复用单元的光信号转换为电信号；

所述时钟数据恢复电路，用于将彩光单元传输过来的所述电信号重新整形恢复，所述电信号重新整形恢复后再由所述多路不同波长的白光单元转换为光信号传输；

所述电源延时控制单元包括多个开关子单元，所述开关子单元的数量与所述彩光单元和/或白光单元的数量相对应，并且，各开关子单元与主控制器相连，用于接收主控制器的延时控制指令；

所述开关子单元包括CMOS 管，其源极连接电源接口，其栅极连接主控制器的控制接口，并且源极和栅极之间串联电阻R1，所述源极还连接电容C1后接地；其源极加载输入电压Vin，其漏极输出电压Vout，所述电压Vout为白光单元或彩光单元的供电电压输出端口；

其中，所述主控制器具体为FPGA，所述FPGA通过使能信号和模拟开关控制电源延时控制单元，控制每一路的上电时序；待上电稳定后并有业务数据时，FPGA开始逐点自动配置时钟数据恢复电路的寄存器，直到速率配置成功，业务数据通讯正常。

2.根据权利要求1所述的C-RAN多路传输模块的电路，其特征在于，所述CMOS管具体为耗尽型，则具体的：

当电源启动时，电源接口给电容C1充电，同时栅极和源极加载输入电压Vin，栅极是高电平，CMOS管处于截止状态；主控制器按照预设的时间间隔依次发送低电平使能信号到对应各白光单元和/或彩光单元的开关子单元的CMOS管栅极，使得CMOS管开启。

3.根据权利要求2所述的C-RAN多路传输模块的电路，其特征在于，R1的参数值为5-15KΩ，C1的参数值为0.5-2uF，所述预设的时间间隔为0.5-2s。

4.根据权利要求1-3任一所述的C-RAN多路传输模块的电路，其特征在于：所述多路不同波长的白光单元具体应用于密集波分复用DWDM系统，其中，波长范围为1528nm至1561nm，波长间隔是0.5-1.5nm；波长数量和白光单元数量相对应，具体为8路、12路或者16路。

5.根据权利要求1所述的C-RAN多路传输模块的电路，其特征在于，所述FPGA通过IIC总线自动配置时钟数据恢复电路CDR中的寄存器，调取速率配置表中的信息，按照1.25Gbps-10.3125Gbps的速率配置寄存器。

6.根据权利要求1所述的C-RAN多路传输模块的电路，其特征在于：在模块机械盒连接处，涂覆电磁屏蔽材料，通过在每一路彩光单元和/或时钟数据恢复电路上加EMC屏蔽笼，将电路板打地孔使电磁泄露导入接地端。

7.根据权利要求1所述的C-RAN多路传输模块的电路，其特征在于，还包括线路信号监控的OSC单元，波长为1510nm，通过公共端口传输1510nm波长的监控光信号，光信号经过OSC单元转换为差分电信号，进入时钟数据恢复电路，整形输出，数据通过PHY芯片和Switch芯片，由网口进入网络终端。

8.一种C-RAN多路传输模块的电路的控制方法，其特征在于，使用如权利要求1-7任一所述的C-RAN多路传输模块的电路，其中，电源延时控制单元包括多个开关子单元，所述开关子单元的数量与所述彩光单元和/或白光单元的数量相对应，所述开关子单元包括CMOS管，其源极连接电源接口，其栅极连接主控制器的控制接口，并且源极和栅极之间串联电阻R1，所述源极还连接电容C1后接地；其源极加载输入电压Vin，其漏极输出电压Vout，所述电压Vout为白光单元或彩光单元的供电电压输出端口，控制方法包括：

当电源启动时，电源接口给电容C1充电，同时栅极和源极加载输入电压Vin，栅极是高电平，CMOS管处于截止状态；主控制器按照预设的时间间隔依次发送低电平使能信号到对应各白光单元和/或彩光单元的开关子单元的CMOS管栅极，使得CMOS管开启。