[发明专利]一种视频帧存轮寻操作算法的实现方法

说明书

本发明揭示了一种视频帧存轮寻操作算法的实现方法，应用于机载座舱显示器中，包括现场可编程逻辑门阵列FPGA，包括以下步骤：视频信号时钟统一步骤、视频信号行场同步统一步骤、视频帧存的三区间操作步骤。本发明可应用于机载座舱显示器中，相比于传统的视频帧存乒乓操作方法，本发明实现的视频帧存轮寻操作可彻底解决动态画面出现断帧、撕裂的情况，画面显示效果更为清晰、稳定。

技术领域

本发明涉及一种视频帧存轮寻操作算法的实现方法，属于视频图像处理的技术领域。

背景技术

在现代机载综合显示系统中，往往有多路不同时序的视频信号送至机载显示器，机载显示器在实际显示过程中只能以一套固定的时序进行画面显示，因此就需要将多路视频信号的时序进行统一。

传统的时序统一方式是在FPGA外部挂载RAM存储器，FPGA将RAM按地址段区分为两个区间A、B，按“乒乓操作”的方式对A、B区间轮流进行读写。但由于读写时序的不一致，在进行A、B区间读写顺序切换的过程中，会出现A或B内部被写入或读出的数据部分是当前帧，另一部分是前一帧的问题。若输入的视频为动态画面时，当前帧与前一帧画面的内容必然存在差异，最终表现在显示画面上就会出现“断帧”或“撕裂”的问题，严重影响画面显示效果。

发明内容

本发明的目的是解决上述现有技术的不足，多路视频信号存在差异性会影响画面显示效果的问题，提供一种视频帧存轮寻操作算法的实现方法。

为了达到上述目的，本发明所采用的技术方案为：

一种视频帧存轮寻操作算法的实现方法，应用于机载座舱显示器中，包括现场可编程逻辑门阵列FPGA，其特征在于包括以下步骤：

S1、视频信号时钟统一步骤，将现场可编程逻辑门阵列FPGA中的先入先出队列FIFO作为行缓冲器，以第一路视频信号的时钟将数据写入先入先出队列FIFO，再以第二路视频信号的时钟将数据从先入先出队列FIFO中读出，实现了第一路视频信号和第二路视频信号的时钟统一；

S2、视频信号行场同步统一步骤，现场可编程逻辑门阵列FPGA挂载一组RAM存储器，现场可编程逻辑门阵列FPGA内部逻辑控制RAM存储器的读写操作，以第一路视频信号的行、场同步信号将数据写入RAM存储器中，再以第二路视频信号的行、场同步信号为基准将数据从RAM存储器中读出，从而实现了第一路视频同步信号和第二路视频同步信号的统一；

S3、视频帧存的三区间操作步骤，

现场可编程逻辑门阵列FPGA在操作RAM存储器帧存时，按地址段区分，将其分为3个区间A、B、C，其读写操作顺序按以下逻辑执行，

写A时，读B或C；

写B时，读C或A；

写C时，读A或B。

本发明的有益效果主要体现在：

可应用于机载座舱显示器中，相比于传统的视频帧存乒乓操作方法，本发明实现的视频帧存轮寻操作可彻底解决动态画面出现断帧、撕裂的情况，画面显示效果更为清晰、稳定。

附图说明

图1是本发明一种视频帧存轮寻操作算法的实现方法的结构示意图。

具体实施方式

本发明提供一种视频帧存轮寻操作算法的实现方法。以下结合附图对本发明技术方案进行详细描述，以使其更易于理解和掌握。

一种视频帧存轮寻操作算法的实现方法，应用于机载座舱显示器中，其硬件组成上由1片FPGA，再加外部1组RAM存储器组成，在FPGA内部由视频时钟统一模块、行缓冲FIFO模块、RAM控制模块三部分组成，如图1所示。所述方法采取以下步骤：

1）视频信号的时钟统一；