[发明专利]PCIE双冗余万兆网IP核

说明书

本发明PCIE双冗余万兆网IP核，该IP核包括冗余端口切换模块、MAC层、RS层和物理层；冗余切换模块与两个RS层进行双向通信，每个RS层连接一个物理层，一个物理层连接一个光模块；MAC层通过PCIE通道与上位机进行通信；所述RS层用于协调MAC层和物理层；所述MAC层用于MAC帧的检测、校验和接收以及成帧和发送；所述冗余切换模块用于读取物理层的帧错误寄存器的值从而获取帧错误信息，同时根据链路链接寄存器的值获取物理层链路通断情况；冗余切换模块同时能通过PCIE通道获取上位机的切换指令。该IP核实现了万兆网接口功能和网口双冗余切换功能，使万兆网络接口可以方便的集成到FPGA系统中。

技术领域

本发明涉及计算机通信接口技术领域，具体为一种PCIE双冗余万兆网IP核。

背景技术

当前，服务器多使用万兆网传输数据，有些领域数据的传输对可靠性要求较高，因此需要万兆网口具有双冗余切换功能，也就是当一路网口出现故障时，可以自动切换到冗余网口继续通信。当前的万兆网卡都是使用万兆网专用协议芯片实现，这种芯片一般集成了2路完全独立的万兆网络接口，不具备双冗余切换功能。当使用其中一路万兆网络接口通信出现故障时，只能通过上位机软件控制切换到另一路继续通信，这种切换方法一般需要几百毫秒才能完成切换。

并且，万兆网专用协议芯片只能通过增加芯片数量和种类来实现功能和接口数量的扩展，对于一些对尺寸和成本要求高的场合不够适用。

发明内容

本发明的目的为针对万兆网专用协议芯片没有双冗余切换功能，以及软件切换方案切换时间较长的问题，提供一种PCIE接口的双冗余万兆网IP核。该IP核通过MAC层、冗余端口切换模块、RS层和物理层等模块设计，实现了万兆网接口功能和网口双冗余切换功能，使万兆网络接口可以方便的集成到FPGA系统中。

本发明的技术方案为：

一种PCIE双冗余万兆网IP核，其特征在于该IP核包括冗余端口切换模块、MAC层、RS层和物理层；冗余切换模块与两个RS层进行双向通信，每个RS层连接一个物理层，一个物理层连接一个光模块；MAC层通过PCIE通道与上位机进行通信；所述RS层用于协调MAC层和物理层；

所述MAC层用于MAC帧的检测、校验和接收以及成帧和发送，当从RS层收到数据时，通过检测MAC帧的定界符SFD来确定MAC帧的目的地址，如果该帧的目的地址有效，则进行帧长、CRC的检测；MAC层包括数据接收模块、数据发送模块和流量控制模块，数据接收模块接收来自RS层的数据，并将数据进行处理后发送到上位机，数据发送模块将上位机发来的数据进行处理后发送到RS层，流量控制模块查看数据接收模块的缓存，如果缓存满则产生发送暂停请求，使远端停止发送数据，同时如果接收到远端发来的暂停请求，则控制数据发送模块停止发送数据；

所述冗余切换模块用于读取物理层的帧错误寄存器的值从而获取帧错误信息，同时根据链路链接寄存器的值获取物理层链路通断情况；冗余切换模块同时能通过PCIE通道获取上位机的切换指令；当当前通信链路断开、帧错误数值超过阈值、上位机指令请求切换三种情况满足一种时，即执行端口切换；在切换时，需要考虑当前链路的发送状态，保证当前发送时无数据残留才能切换，否则将导致后续数据错位。

本发明的有益效果为：

1)通过在IP核中设计冗余端口切换模块，解决了万兆网专用协议芯片没有双冗余切换功能的问题，使用该IP核可以将切换时间控制在5ms之内，速度远远快于使用软件切换的几百毫秒。

2)实现了一种可以在FPGA芯片中实施的双冗余万兆网IP核，使万兆网络接口可以方便的集成到FPGA系统中，在FPGA芯片资源充足的情况下可集成多个双冗余万兆网IP核。

3)系统中包含的各个子模块可独立应用于类似的系统中。如PCIE接口模块可以应用在使用PCIE接口的设计中，MAC层模块可独立应用在外接物理层芯片的万兆以太网系统中。