[发明专利]一种不影响MCU工作实时性的快速重构架构

说明书

本发明公开了一种不影响MCU工作实时性的快速重构架构，所述架构包括有主内核和至少一个副内核，主内核只有一个，所述至少一个副内核与主内核连接于ROM和GPIO。本发明可快速重构且不影响MCU工作实时性，以解决不同客户的功能需求；同时该MCU架构与现有MCU架构的相比，减少了MCU的成本和开发难度。

技术领域

本发明属于MCU技术领域，特别涉及MCU的快速重构架构。

背景技术

在通用MCU领域,由于客户的应用千差万别,对MCU的功能要求也各种各样，如图1所示为现有MCU架构的示意图。譬如通信接口:客户A想使用UART功能、客户B想使用I2C功能、客户C想使用SPI功能、客户D想使用I2S功能、客户E想使用乘法器功能、客户F想使用除法器功能，在使用这些功能时客户又希望与其他的功能是并行工作的，不影响其他功能的实时性，所以这些功能必须是在MCU内部做成硬件的，不能使用软件模拟，这就需要MCU具备上述的所有的功能，这必然会增加了MCU的成本；而且在应用中，客户的需要功能存在不确定性，很难把所有客户的需求收集起来。

专利申请201710213678.1公开了一种MCU芯片中的存储复用控制系统，MCU芯片内部包括MCU内核CORE、芯片配置控制单元CONFIG、NVM存储器和NVM存储器地址映射单元MAP_CTRL，NVM存储器用于存储用户的程序，MCU内核CORE在工作时，需要从NVM存储器中读回指令码，然后根据指令码执行相应的操作。本发明当应用程序需要升级时，只需要将更新的程序烧写至一次可编程型的NVM存储器的其它分页存储区，而不需要替换原来的芯片，从而降低了用户的产品开发成本，提高产品的竞争力。但是该专利申请中，内核core是单内核结果，且是NVM存储器和NVM存储器地址映射单元MAP_CTRL进行数据处理，仅仅能实现存储的复用，不能进行快速重构。

发明内容

基于此，因此本发明的首要目地是提供一种不影响MCU工作实时性的快速重构架构，该MCU架构可快速重构且不影响MCU工作实时性，以解决不同客户的功能需求。

本发明的另一个目地在于提供一种不影响MCU工作实时性的快速重构架构，该MCU架构与现有MCU架构的相比，减少了MCU的成本和开发难度。

为实现上述目的，本发明的技术方案为：

一种不影响MCU工作实时性的快速重构架构，其特征在于所述架构包括有主内核和至少一个副内核，主内核只有一个，所述至少一个副内核与主内核连接于ROM和GPIO。

进一步，所述副内核可以有多个，所述多个副内核均连接于主内核。

进一步，所述主内核通过加载ROM中的程序来决定是否开启副内核，如果不需要使用副内核，ROM和GPIO都由主内核来控制；如果不同的客户想实现不通的功能应用，通过主内核给副内核分配ROM空间和GPIO，副内核加载ROM中的程序并运行，来实现不同客户的不同功能。

本发明所实现的不影响MCU工作实时性的快速重构架构，可快速重构且不影响MCU工作实时性，以解决不同客户的功能需求；同时该MCU架构与现有MCU架构的相比，减少了MCU的成本和开发难度。

附图说明

图1是现有技术所实现的MCU实现架构图。

图2是本发明所实现的MCU实现架构图。

图3是本发明所实现无需副内核工作时的MCU实现架构图。

图4是本发明所实现副内核实现乘法器功能的MCU实现架构图。

图5是本发明所实现副内核实现UART功能的MCU实现架构图。

具体实施方式