[发明专利]移位寄存器、栅极驱动电路、显示装置及栅极驱动方法

权利要求书

1.一种移位寄存器，包括用于输出栅极驱动信号的栅极驱动信号生成单元，其特征在于，所述移位寄存器还包括多个第一信号输出控制模块、多个第二信号输出控制模块和多个信号输出端，所述第一信号输出控制模块的数量、所述第二信号输出控制模块的数量和所述信号输出端的数量相同，且一一对应；

各所述第一信号输出控制模块均与所述栅极驱动信号生成单元、对应的所述信号输出端和对应的第一控制信号输入端连接，各所述第二信号输出控制模块均与对应的所述第一信号输出控制模块、对应的所述信号输出端、对应的第二控制信号输入端和第一信号输入端连接；

所述第一信号输出控制模块，用于在对应的所述第一控制信号输入端所输入的控制信号的控制下，将所述栅极驱动信号生成单元所输出的栅极驱动信号通过对应的所述信号输出端输出；

所述第二信号输出控制模块，用于在对应的所述第二控制信号输入端所输入的控制信号的控制下，当所述信号输出端未输出所述栅极驱动信号时将所述第一信号输入端所输入的输入信号通过所述信号输出端输出。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第一信号输出控制模块包括第一晶体管，所述第一晶体管的第一极与所述栅极驱动信号生成单元连接，第二极与对应的所述信号输出端和对应的所述第二信号输出控制模块连接，控制极与对应的所述第一控制信号输入端连接。

3.根据权利要求1所述的移位寄存器，其特征在于，所述第二信号输出控制模块包括第二晶体管，所述第二晶体管的第一极与所述第一信号输入端连接，第二级与对应的所述第一信号输出控制模块和对应的所述信号输出端连接，控制极与对应的所述第二控制信号输入端连接。

4.根据权利要求1-3任一项所述的移位寄存器，其特征在于，所述栅极驱动信号生成单元包括：第一输入模块、第二输入模块、控制模块、第一输出模块和第二输出模块；

所述第一输入模块与第二信号输入端、第一时钟信号输入端和第一节点连接，用于根据所述第二信号输入端所输入的输入信号和所述第一时钟信号输入端所输入的第一时钟信号控制所述第一节点的电位，所述第一节点为所述第一输入模块和所述第一输出模块的连接点；

所述第一输出模块与所述第一节点、第二时钟信号输入端和各所述第一信号输出控制模块连接，用于根据所述第一节点的电位和所述第二时钟信号输入端所输入的第二时钟信号控制向各所述第一信号输出控制模块输入第一栅极驱动信号；

所述第二输入模块与第三信号输入端、第二节点和所述第一时钟信号输入端连接，用于根据所述第一时钟信号输入端所输入的第一时钟信号控制所述第二节点的电位，所述第二节点为所述第二输入模块和所述第二输出模块的连接点；

所述第二输出模块与所述第二节点、所述第一信号输入端和各所述第一信号输出控制模块连接，用于根据所述第二节点的电位控制向各所述第一信号输出控制模块输入第二栅极驱动信号；

所述控制模块与所述第一节点、所述第二节点和所述第一时钟信号输入端连接，用于根据所述第一节点的电位和所述第一时钟信号输入端所输入的第一时钟信号控制所述第二节点的电位。

5.根据权利要求4所述的移位寄存器，其特征在于，所述第一输入模块包括第三晶体管，所述第三晶体管的第一极与所述第二信号输入端连接，第二极与所述第一节点连接，控制极与所述第一时钟信号输入端连接；

所述第一输出模块包括第四晶体管和第一电容，所述第四晶体管的第一极与所述第二时钟信号输入端连接，第二极与所述第一电容的第二端和各所述第一信号输出控制模块连接，控制极与所述第一节点和所述第一电容的第一端连接；

所述第二输入模块包括第五晶体管，所述第五晶体管的第一极与所述第三信号输入端连接，第二极与所述第二节点连接，控制极与所述第一时钟信号输入端连接；

所述第二输出模块包括第六晶体管和第二电容，所述第六晶体管的第一极与所述第一信号输入端和所述第二电容的第二端连接，第二极与各所述第一信号输出控制模块连接，控制极与所述第二节点和所述第二电容的第一端连接；

所述控制模块包括第七晶体管，所述第七晶体管的第一极与所述第一时钟信号输入端连接，第二极与所述第二节点连接，控制极与所述第一节点连接。

6.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器包括两个所述第一信号输出控制模块、两个所述第二信号输出控制模块和两个所述信号输出端。