[发明专利]针对HEVC的编码加速方法、相关装置和设备

说明书

本发明公开了一种针对HEVC的编码加速方法，包括：获取一帧图像；对当前层编码单元CU进行merge预测和skip预测；在对一帧图像进行帧间预测的时，根据预测指导信息指导当前层CU做帧间PU 2N×2N预测；预测指导信息包括当前层CU做帧间PU 2N×2N预测之前，已做的2N×2N的结果信息。本发明还公开了一种针对HEVC的编码加速装置和设备，避免了现有技术中由于帧间PU 2Nx2N预测在其他分割前面，对帧间PU 2Nx2N预测时均做多参考帧和方向全遍历，导致编码效率低的问题。

技术领域

本发明涉及计算机领域，尤其涉及针对HEVC的编码加速方法、相关装置和设备。

背景技术

随着科技的不断进步，人们对视觉和听觉质量的要求越来越高，高清视频和超高清视频开始被普遍关注。10年之前创立的第二代视频编码标准H.264/AVC已不能满足人们对于实际应用的要求，工业界和学术界对新一代视频编码标准的渴望越来越强烈。在这一形势下，VCEG和MPEG两大标准组织开始进行合作开发，在2010年1月成立了称为JCT-VC(Joint Collaborative Team on Video Coding)的联合组织，开始统一制定下一代视频编码标准并取名为高效率视频编码(High Efficiency Video Coding，HEVC)，并于2013年1月正式成为国际视频编码标准。

HEVC虽然跟以往的视频编码标准一样都采用基于块的编码框架，但HEVC做了大量的技术创新。首次提出三个编码单元概念：编码单元(Coding Unit，CU)，预测单元(Prediction Unit，PU)，变换单元(Transform Unit，TU)。对于CU创新性地了采用基于四叉树的块尺寸递归分割结构，最大尺寸可达64×64像素。对于帧间的PU，每个深度级上有SKIP/Merge，2Nx2N，2NxN，Nx2N；如果此时深度不为3，那么所有的不对称运动分割(Asymmetric Motion Partition，AMP)模式：2NxnU，2NxnD，nLx2N和nRx2N也需包含进去。

由于HEVC分割更细致，方向也更多，因此计算量非常大，帧间预测和编码部分占了整个计算量的90％左右，要想实现高压缩性能，必须对整个编码器进行优化。如何提高HEVC的编码效率，是人们研究的热点问题。

发明内容

本发明实施例所要解决的技术问题在于，提供一种针对HEVC的编码加速方法、一种针对HEVC的编码加速装置、一种针对HEVC的编码加速设备、以及一种计算机可读存储介质，解决如何提高HEVC的编码效率的技术问题。

为了解决上述技术问题，本发明实施例第一方面公开了一种针对HEVC的编码加速方法，包括：

获取一帧图像；

对当前层编码单元CU进行合并merge预测和跳过skip预测；

在对所述一帧图像进行帧间预测的过程中，根据预测指导信息指导所述当前层CU做帧间预测单元PU 2N×2N预测；所述预测指导信息包括所述当前层CU做帧间PU 2N×2N预测之前，已做的2N×2N的结果信息。

本发明实施例第二方面公开了一种针对HEVC的编码加速装置，包括执行如上述第一方面的方法的单元。

本发明实施例第三方面公开了一种针对HEVC的编码加速设备，包括处理器、输入设备、输出设备和存储器，所述处理器、输入设备、输出设备和存储器相互连接，其中，所述存储器用于存储应用程序代码，所述处理器被配置用于调用所述程序代码，执行如上述第一方面所述的方法。

本发明实施例第四方面公开了一种计算机可读存储介质，所述计算机存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时使所述处理器执行如上述第一方面的方法。